[发明专利]制作半导体器件的方法、设备、程序及产生掩模数据的程序

权利要求书

1.一种用于制作半导体器件的方法，包括以下步骤：

将要制作的电路的物理布局数据读取到计算单元中，并且执行计算，以将所述物理布局数据中的图案宽度调整预定的量；

将调整了所述图案宽度之后的、从所述计算单元输出的物理布局读取到分析单元中，并且对于所关注的所述物理布局的范围，通过使用所关注的范围以及所关注的范围附近的范围的图案密度、图案宽度以及周边长度中的至少一者来进行定量计算，来对被预测在图案上的被平坦化膜上执行平坦化处理的情况下将会残留作为预定量以上的阶梯差的图案进行分析；以及

将从所述分析单元输出的、被预测将会残留作为阶梯差的图案的数据读取到修正单元中，并且对其中不会残留预定量以上的阶梯差的布局进行修正。

2.一种用于制作半导体器件的方法，包括以下步骤：

将要制作的电路的物理布局数据读取到计算单元中，并且执行计算，以将所述物理布局数据中的图案宽度调整预定的量；

将调整了所述图案宽度之后的、从所述计算单元输出的物理布局读取到分析单元中，并且对于所关注的所述物理布局的范围，通过使用所关注的范围以及所关注的范围附近的范围的图案密度、图案宽度以及周边长度中的至少一者来进行定量计算，来对被预测在图案上的被平坦化膜上执行平坦化处理的情况下将会残留作为预定量以上的阶梯差的图案进行分析；以及

将从所述分析单元输出的、被预测将会残留作为阶梯差的图案的数据读取到修正单元中，并且对其中阶梯差减小的制作条件进行修正。

3.根据权利要求1所述的用于制作半导体器件的方法，

其中，对于被预测将会残留作为预定量以上的阶梯差的图案，所述分析单元设置预测的阶梯差不同的多个水平，并且

其中所述修正单元执行布局的修正，根据由所述分析单元设置的多个水平来进行所述修正。

4.根据权利要求2所述的用于制作半导体器件的方法，

其中，对于被预测将会残留作为预定量以上的阶梯差的图案，所述分析单元设置预测的阶梯差不同的多个水平，并且

其中所述修正单元根据由所述分析单元设置的多个水平来执行制作条件的修正。

5.根据权利要求1和3中任意一项所述的用于制作半导体器件的方法，

其中，在所述修正单元对于被预测将会残留作为预定量以上的阶梯差的图案修正布局的情况下，所述修正单元执行所述图案的宽度的修正、所述图案的幅度的修正以及在所述图案的附近设置虚拟图案的修正中的至少一者。

6.根据权利要求1到5中任意一项所述的用于制作半导体器件的方法，

其中，所述分析单元根据用于所述图案上的被平坦化膜的平坦化处理的条件，来在对于被预测将会残留作为预定量以上的阶梯差的图案的分析过程之间进行切换。

7.根据权利要求1到6中任意一项所述的用于制作半导体器件的方法，

其中，所述计算单元参照表明调整量与半导体制作设备的处理流程的参数以及被平坦化膜的膜类型、膜厚度、研磨条件、成膜量和研磨量的参数中的一者之间的关系的数据库，并且将所述图案宽度调整与参照的调整量相对应的量。

8.一种用于制作半导体器件的设备，包括：

计算单元，其构造为读取要制作的电路的物理布局数据并且执行计算，以将所述物理布局数据中的图案宽度调整预定的量；

分析单元，其构造为读取调整了所述图案宽度之后的、从所述计算单元输出的物理布局，并且对于所关注的所述物理布局的范围，通过使用所关注的范围以及所关注的范围附近的范围的图案密度、图案宽度以及周边长度中的至少一者来进行定量计算，来对被预测在图案上的被平坦化膜上执行平坦化处理的情况下将会残留作为预定量以上的阶梯差的图案进行分析；以及

修正单元，其构造为读取从所述分析单元输出的、被预测将会残留作为阶梯差的图案的数据，并且对其中不会残留预定量以上的阶梯差的布局进行修正。