[发明专利]半导体晶圆及制造半导体装置的方法

说明书

本申请是与发明名称为“半导体基材的切割(Dicing)结构及其制造方法”的美国临时申请案61/177,034有关，并请求其优先权，其中美国临时申请案61/177,034是于公元2009年5月11日所提出，且在此将其整体内容一并列入作为参考。

技术领域

本发明涉及一种半导体基材，特别是涉及一种应用于半导体晶圆的半导体基材的切割结构及制造半导体装置的方法。

背景技术

半导体装置使用于许多电子及其他的应用中。半导体装置包含集成电路，其中集成电路是以沉积许多型态的材料薄膜于半导体晶圆上，并将上述的材料薄膜图案化而形成。

金属化(Metallization)层通常为半导体装置的最顶层。当部分集成电路具有单一的金属化顶层时，其他集成电路包含多层内连线(Multi-LevelInterconnects)，其中二层或多层金属化层是形成在半导体晶圆或工作件(Workpiece)之上。每个导电线路层(Conductive Line Layer)典型地包含多个以绝缘材料(Insulating Material)来彼此分隔的导电线路，也可称之为内层介电层(ILD)。先进半导体工艺利用具有低介电常数(k)及/或超低介电常数(Ultra-Low Dielectric Constants；ULK)的内层介电层来最小化内连接寄生(Parasitic)电容。

在半导体技术的挑战中，其中之一是需要发展具有良好产品产能及可靠度的技术。然而，具备低介电常数的材料具有不良的机械特性。因此，低介电常数及超低介电常数的材料的使用，在维持产能及元件可靠度方面引进了额外的挑战。

因此，在此技术领域中所需要的是，包含有低介电常数及超低介电常数的材料的半导体元件，但并不具有产品产能及元件可靠度的问题。

由此可见，上述现有的半导体晶圆及制造半导体装置的方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体晶圆及制造半导体装置的方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的半导体晶圆及其制造方法存在的缺陷，而提供一种新的应用于半导体晶圆的切割结构及制造半导体装置的方法，所要解决的技术问题是使其可避免在晶圆切割过程中破裂的扩散。此外，使切割结构可产生极小的光干涉杂讯，在切割过程中可以最小化对准的错误，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体晶圆，包含设置在基材中的第一晶片、设置在基材中且与第一晶片邻接的第二晶片、及设置第一与第二晶片间的切割道。设置第一与第二金属层于切割道之上，其中第二金属层设置在第一金属层之上。第一对准标示设置在切割道的第一部分上的第一金属层中，且第一金属特征设置在切割道的第一部分上的第二金属层中。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的半导体晶圆，其中所述的第一金属特征的总表面积除以该切割道的该第一部分的总表面积是20％至50％。

前述的半导体晶圆，一第三金属层直接设置在该第一金属层之下，且该第三金属层并未包含金属特征于该切割道的该第一部分之上。

前述的半导体晶圆，更包含：一第四金属层，设置在该第二金属层之上，其中该第四金属层覆盖在该切割道之上，且该第四金属层包含多个第二金属特征于该切割道的该第一部分之上。

前述的半导体晶圆，其中所述的第一金属特征是相对于该第二金属特征做横向交错。

前述的半导体晶圆，更包含：一第四金属层，直接设置在该第三金属层之下，其中该第四金属层覆盖在该切割道之上，且该第四金属层包含多个第二金属特征于该切割道的该第一部分之上。

前述的半导体晶圆，更包含：一第三金属层及一第四金属层，覆盖在该切割道之上，其中该第三金属层及该第四金属层是设置在该第一金属层及该第二金属层之上，该第四金属层是直接设置在该第三金属层之上；以及一第二对准标示，设置在该切割道的一第二部分之上的该第四金属层之中，其中该第三金属层并未包含位于该切割道的该第二部分之上金属特征，其中该第一对准标示较该第二对准标示更接近该切割道的一边缘。