[发明专利]具有对称击穿电压的瞬时电压抑制器

说明书

技术领域

本发明涉及一种瞬时电压抑制器(TVS)的结构和制作方法，尤其是一种具有对称击穿电压和低工艺敏感度的垂直瞬时电压抑制器(TVS)的结构和制作方法。

背景技术

电压和电流瞬变是引起电子系统中的集成电路损坏的主要原因。瞬变是从各种内部和外部的源极到系统产生的。例如，瞬变的共源极包括电源、交流电路波动、雷电过电压以及静电放电(ESD)的正常转换。

瞬时电压抑制器(TVS)一般用于保护集成电路不受瞬变或过电压带来的损害。瞬时电压抑制器(TVS)是单向器件或双向器件。由于电子设备的加工组件对电压极性为正或负的瞬变电压都很敏感，因此越来越多的电子设备需要双向瞬时电压抑制器(TVS)的保护。例如，双向瞬时电压抑制器(TVS)可用于保护便携式手持设备、键盘、笔记本电脑、数码相机、便携式全球定位系统(GPS)以及MP3播放器等的高速数据线。图1表示用于保护信号线的双向瞬时电压抑制器(TVS)的示意图。

实现双向瞬时电压抑制器(TVS)有多种方法。多数情况是采用垂直结构，来限制瞬时电压抑制器(TVS)器件的模具尺寸。此外，低电压情况下通常采用基于瞬时电压抑制器(TVS)的击穿二极管。更确切地说，基于击穿二极管的低电压双向瞬时电压抑制器(TVS)，是利用带有发射极-基极和集电极-基极击穿电压的NPN或PNP结构实现的，还要优化NPN或PNP层的掺杂浓度，以便穿通击穿。

例如，穿通二极管瞬时电压抑制器(TVS)经常具有轻掺杂浅基极的双极结型晶体管(BJT)的特征，使得即使是电压低于雪崩击穿电压时，也能发生轻掺杂基极区的穿通。基于穿通二极管的瞬时电压抑制器(TVS)通常是由多掺杂层的堆积结构形成，例如含有n+-p+-p--n+的四层结构，以及p-层作为轻掺杂层。

传统的基于穿通二极管的瞬时电压抑制器(TVS)存在许多不足。首先，由于制作过程的局限，瞬时电压抑制器(TVS)器件的击穿电压一般并不对称。也就是说，瞬时电压抑制器(TVS)器件的发射极-基极和集电极-基极的击穿电压并不一致。其次，击穿电压经常发生很大的器件间的变动。最具代表性的就是，瞬时电压抑制器(TVS)堆积层是通过外延生长每个层、或通过后面的层离子注入到初始外延层中形成的。击穿电压是一个外延层厚度、外延层的掺杂以及基极区掺杂的函数。外延层存在固有的掺杂浓度变化。而且，外延层的厚度，尤其是相对较薄的外延层，在整个晶片上以及从晶片到晶片上，也有变化。因此，通过外延厚度的变化以及掺杂浓度的变化，才能观察到击穿电压的变化。此外，如果外延层过薄，来自于重掺杂衬底的过掺杂，会对外延层甚至基极区的掺杂浓度产生不利的影响。

图2(a)至2(c)表示在制作瞬时电压抑制器(TVS)器件中使用的多种传统的掺杂结构。传统的垂直瞬时电压抑制器(TVS)器件是由具有浓度梯度(图2(a)和2(b))或掺杂浓度中的一个阶梯(图2(c))的基极区形成的。基极区中不对称的掺杂结构通常是由于在薄外延层中，形成基极区的掺杂能量很低造成的。不均匀的掺杂结构会产生不对称的击穿电压，以及击穿电压对制作工艺变化的敏感度。

发明内容

依据本发明的一个实施例，一种垂直瞬时电压抑制器(TVS)器件包括一个第一导电类型的重掺杂半导体衬底、一个形成在衬底上有第一厚度的第一导电类型的外延层、以及一个植入在外延层中位于外延层的一个中间区域的第二导电类型的基极区。基极区和外延层在基极区的两侧，提供基本对称的垂直掺杂结构，使得这两个方向上的击穿电压对称。

依据本发明的另一方面，一种制备瞬时电压抑制器(TVS)的方法包括制备一个第一导电类型的重掺杂半导体衬底，形成一个在衬底上有第一厚度的第一导电类型的外延层、以及在外延层中形成一个位于外延层的一个中间区域的第二导电类型的基极区。基极区和外延层在基极区的两侧，提供基本对称的垂直掺杂结构。

在一个实施例中，基极区是通过在外延层中的高能量植入形成的。在另一个实施例中，所形成的基极区作为掩埋层，位于外延层的中间。在另一个实施例中，外延层的掺杂浓度极低，并在外延层中的基极区的上方和底部分别植入一个第一导电类型的缓冲层。

阅读以下详细说明及参考附图后，将更好地理解本发明。

附图说明

图1表示一种用于保护信号线的双向瞬时电压抑制器(TVS)。

图2(a)至2(c)表示在制作瞬时电压抑制器(TVS)器件中使用的多种传统的掺杂结构。

图3表示依据本发明的一个实施例，一种使用NPN结构形成的垂直瞬时电压抑制器(TVS)器件的横截面视图。