[发明专利]具有对称击穿电压的瞬时电压抑制器

权利要求书

1.一种垂直瞬时电压抑制器(TVS)器件，其特征在于，包括：

一个第一导电类型的重掺杂的半导体衬底；

一个形成在衬底上的第一导电类型的外延层，此外延层具有第一厚度；以及

一个植入在外延层中的第二导电类型的基极区，此基极区位于外延层的一个中间区域，

其中基极区以及外延层在基极区的两边提供一个基本对称的垂直掺杂结构。

2.如权利要求1所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，选取合适的基极区以及外延层的掺杂浓度，使得基极区通过穿通击穿。

3.如权利要求1所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，选取合适的基极区以及外延层的掺杂浓度，使得基极区通过雪崩击穿。

4.如权利要求1所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，还包括：

在外延层和部分半导体衬底中形成的一个或多个沟道隔离结构，所述沟道隔离结构围绕在一部分基极区以及一部分外延层周围，以便隔离瞬时电压抑制器(TVS)器件。

5.如权利要求4所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，基极区包括在沟道隔离结构附近的基极区边缘处的扩大部分。

6.如权利要求1所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，所述第一导电类型包括N-型电导率，所述第二导电类型包括P-型电导率。

7.如权利要求1所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，所述第一导电类型包括P-型电导率，所述第二导电类型包括N-型电导率。

8.如权利要求1所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，所述基极区的第二厚度远小于第一厚度。

9.如权利要求1所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，外延层的第一厚度至少是5μm。

10.如权利要求1所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，外延层包括一个掺杂浓度极低的外延层，所述瞬时电压抑制器(TVS)器件还包括：

在外延层中形成的第一导电类型的第二掺杂区，此第二掺杂区轻掺杂，但比

外延层掺杂浓度更高，基极区形成在第二掺杂区的中间区域。

11.如权利要求1所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，外延层包括一个掺杂浓度极低的外延层，所述瞬时电压抑制器(TVS)器件还包括：

一个位于基极区和外延层之间的底部结处的第一导电类型的底部掺杂区；以及一个位于底部结对面的基极区和外延层之间的顶部结处的第一导电类型的顶部掺杂区，其底部和顶部掺杂区为轻掺杂，但掺杂浓度比外延层更高，每个底部和顶部掺杂区的一部分位于基极区中，另一部分位于外延层中。

12.如权利要求11所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，还包括：

在外延层和部分半导体衬底中形成的一个或多个沟道隔离结构，所述沟道隔离结构围绕在一部分基极区以及一部分外延层周围，以便隔离瞬时电压抑制器(TVS)器件，

其中顶部和底部掺杂区距一个或多个沟道隔离结构有一定的距离。

13.如权利要求11所述的垂直瞬时电压抑制器(TVS)器件，其特征在于，底部掺杂区到达衬底。

14.一种制备垂直瞬时电压抑制器(TVS)器件的方法，其特征在于，包括：

提供一个第一导电类型的半导体衬底，对此衬底重掺杂；

在衬底上形成一个第一导电类型的外延层，此外延层具有第一厚度；以及

在外延层中形成一个第二导电类型的基极区，此基极区位于外延层的一个中间区域，

其中基极区以及外延层在基极区的两边提供一个基本对称的垂直掺杂结构。

15.如权利要求14所述的方法，其特征在于，形成一个基极区是由通过高能离子注入形成一个基极区组成的。

16.如权利要求15所述的方法，其特征在于，通过高能离子注入形成一个基极区的方法包括植入能量约为1000keV的高能离子注入形成基极区。