[发明专利]集成电路结构的形成方法

说明书

技术领域

本发明一般是有关于一种半导体焊垫结构的制作，特别是有关于一种形成具有强化的可靠度的焊垫结构的方法与结构。

背景技术

当半导体装置在几何尺寸上持续缩小时，使用覆晶技术的具有接合线和焊料凸块结构的半导体焊垫结构也持续面对新的挑战。装置缩小化所造成的结果是，主动电路组件间的内连接的电阻-电容时间常数(RC time constant)可达到的芯片速度-功率乘积(speed-power product)的影响越来越大。一个挑战采用极低介电常数(extreme low-k；ELK)材料于半导体焊垫结构中，以减少电阻-电容延迟(RC delay)和寄生电容。极低介电常数材料一般具有低于约2.5的介电常数值。然而，随着介电常数值变小，根据一般原则，介电材料的强度也会变小，而且这些极低介电常数材料在机械性方面会比已知的二氧化硅层更脆弱。因此，很多极低介电常数材料极易裂开，或缺乏承受一些机械制程所需的强度，例如：当焊垫结构被施加外力时。举例而言，在接合测试中，位于上方的焊垫承受一大的接合力(bonding force)，此接合力可导致缺陷结构或下方金属间介电质层(inter-metal dielectric；IMD)裂开。这些打线和其它接合制程诱发机械性和温度性的应力于焊垫中或附近，包含有位于焊垫下方的导电层和介电层中。

当装置在制造、组合、封装、测试以及处理期间经历热循环时，这些裂痕也可能会发生。再者，由于不同半导体芯片材料间的热膨胀系数(coefficients ofthermal expansion；CTE)的差异，这些裂痕会扩散。这些位于焊垫下方各种材料层的裂痕和剥离可对装置的性能和可靠度造成不良影响。

由于在读过下列详细说明后这些原因以及其它原因将会变得明显，有需要提供一种改良的焊垫结构和制造方法，其可避免与已知焊垫结构有关的可靠度问题。此方法应是低成本并使用既有的制造设备，因而不需要新设备的投资。

发明内容

本发明的一方面是在提供一种集成电路结构与其形成方法，借以增加承受应力及热循环作用的能力。

根据本发明的一实施例，在此形成集成电路结构的方法中，首先形成第一金属层于基材的第一隔离层上。接着，形成第二图案化隔离层于基材上，第二图案化隔离层具有位于第二图案化隔离层中的金属镶嵌(damascene)开口，以暴露出第一金属层的一部分，金属镶嵌开口具有形成于金属镶嵌开口中的第二隔离层部分。然后，以第二金属层来填充金属镶嵌开口，以将第二隔离层部分嵌入第二金属层。接着，形成钝化层于第二图案化隔离层和第二金属层上，其中钝化层部分地覆盖第二金属层。

根据本发明的另一实施例，在前述的方法中，首先提供半导体基材，此半导体基材具有形成于第一隔离层上的第一金属层。然后，形成具有第一镶嵌开口的第二隔离层，此第一镶嵌开口具有形成于第一镶嵌开口中的第二隔离层的一部分。接着，沉积一光刻胶层来填充第一镶嵌开口，并图案化光刻胶层，以形成用以蚀刻第二镶嵌开口的蚀刻掩膜。然后，蚀刻第二镶嵌开口至第二隔离层的一部分中，第二镶嵌开口暴露出第一金属层的一部分。接着，形成第二金属层，以包含将第一和第二镶嵌开口填充，使第二隔离层部分嵌入第二金属层中。然后，平坦化第二基属层。接着，形成钝化层于第二隔离层和第二金属层上，其中钝化层是部分地覆盖第二金属层。

本发明一些实施例的优点为焊垫结构可比已知使用极低介电常数的介电层的焊垫更为强固以及在机械性上更牢靠。通过将USG制成的第二隔离层部分嵌入至由USG制成的镶嵌结构和铜焊垫(第一金属层和第二金属层)中，由USG制成的第二隔离层部分扮演了应力缓冲器的角色。具有此应力缓冲器的焊垫结构更能承受来自接合、制造、组装、封装、处理和测试等制程的应力及热循环，并因此更能抵抗发生在焊垫下方各种不同材料层的破裂和剥离。

本发明实施例的另一优点为制造焊垫结构的方法可利用现有的制造设备来进行，如此便不需要新设备的投资。

附图说明

为让本发明的上述和其它目的、特征、和优点能更明显易懂，上文特举一较佳实施例，并配合所附附图，作详细说明如下：

图1至图6是绘示根据本发明的例示性实施例，在各种不同制造阶段中的半导体装置的焊垫结构的一部分的剖面图。

【主要组件符号说明】

10：半导体装置         20：基材

30：第一隔离层         40：第一金属层

50：第二隔离层         55：沟渠开口

60：图案化光刻胶层     65：介层窗开口