[发明专利]凸块垫结构及其制造方法

说明书

技术领域

本发明是有关于一种半导体元件的凸块垫结构，且特别是有关于一种覆晶装置(F1ip Chip Assembly)的凸块垫结构。

背景技术

一覆晶封装包含面朝下的半导体芯片，此半导体芯片利用焊接凸块电性与物理性地(mechanically)贴附于基材。因覆晶封装的可扩缩性(scalability)而可允许覆晶封装使用在较小的应用中，因此覆晶封装通常优于其它传统封装。但随着覆晶封装的尺寸的缩减，以及低介电常数介电质的使用的增加，源自于施加在覆晶封装上的机械应力，可能导致与凸块垫金属和低介电常数介电质有关的问题发生。

图1A绘示焊接凸块垫及其下方内连线结构的一部分的剖面图。焊接凸块2实体地连接至凸块底层金属(UBM)垫4，且凸块底层金属垫4透过半导体芯片上的外钝化层6中的开口而与铝垫8连接。铝垫8位在内钝化层10上。内钝化层10位于未掺杂硅玻璃(USG)层12之上，而未掺杂硅玻璃层12位于低介电常数层14上。未掺杂硅玻璃层12可包含多个包含电路系统的独立金属层。铝线路16电性耦合铝垫8至内连线结构中的铝接触18。介层窗20a、20b与20c经由内钝化层10，而将铝接触18连接至接触22。接触22透过多个介层窗24而耦合至另一接触26。另外的接触与介层窗可包含如半导体元件所要求的内连线结构。

图1B绘示凸块底层金属垫4、铝垫8、铝线路16、铝接触18、及介层窗20a、20b与20c的布局。外八边形区域代表铝垫8。中间的八边形区域代表凸块底层金属垫4。内八边形区域代表凸块底层金属垫4的凹陷部。

图1A与图1B所示的凸块垫一般应用在覆晶装置上。因覆晶装置的可应用在较小科技的可扩缩性，覆晶装置较适用于最新的科技中。此外，随着装至尺寸的缩减，特别是22nm科技，且随着低介电常数介电质的使用变得更为普遍，特别是当介电常数值低于2.5，来自于凸块垫的机械应力的冲击也随之增加。凸块垫上的应力，例如半导体元件与附着的封装基材之间的热膨胀系数(CTE)的不匹配所造成的剥离或剪应力，可因源自于弱化的凸块垫而造成的半导体元件的机械故障，例如未掺杂硅玻璃、低介电常数介电质或焊接凸块的破裂。

另一常用在覆晶技术中的结构为铜上直凸块(Direct Bump On Copper；DBOC)结构。在DBOC结构中，凸块底层金属与上金属化层的铜金属直接接触。无铝垫或内钝化层应用在DBOC结构中。无铝垫或内钝化层来作为缓冲，DBOC结构通常具有较低的机械强度，而遭受如同上述的相同问题。因此，习知技术需要一种具有增强的机械强度的凸块垫，以克服习知技术缺点。

发明内容

本发明的目的就是在提供一种凸块接合垫结构及其制造方法。通过本发明的实施例通常可解决或防止这些与其它问题，且通常可达到技术优点，其中本发明的实施例增加凸块接合垫结构的机械强度。因此，可保护未掺杂硅玻璃层与低介电常数介电层之间的界面。

根据本发明的一实施例，一种凸块接合垫结构包含：一基材，包含一上层；一强化垫位于此上层上；一中间层位于上层的上方；一中间连接垫位于中间层上；一外层位于中间层的上方；以及一凸块底层金属经由外层中的开口连接至中间连接垫。

根据本发明的另一实施例，一种凸块接合垫结构包含：一铜垫位于一基材的上层上；一铝垫位于一内钝化层上；一介层窗物理性地耦合铜垫至铝垫；以及一凸块底层金属经由外钝化层中的开口，物理性地且电性耦合至铝垫。内钝化层位于基材的上层上。

根据本发明的又一实施例，一种凸块接合垫结构的制造方法，此方法包含：形成一强化垫于一基材的上层上；形成一中间层于基材的上层上；形成一中间连接垫于中间层上，且一介层窗经由中间层而将中间连接垫耦合至强化垫；形成一外层于基材上；以及形成一凸块底层金属于外层的开口中，以将凸块底层金属耦合至中间连接垫。

本发明的一实施例的优点为，因结构的杨氏系数(Young’s Modulus)的增加而在未掺杂硅玻璃与低介电常数介电层之间的界面上所造成的应力，大致上可获得缩减。杨氏系数的增加通常会造成整体结构具有更大的机械强度。

附图说明

为了更完全了解本发明及其优点，现结合所附附图而参照以上的描述，其中：

图1A绘示一种传统凸块垫结构与内连线的剖面图；

图1B绘示一种传统凸块垫结构与内连线的平面视图；

图2绘示依照本发明一实施例的一种凸块垫结构的剖面图；

图3绘示依照本发明的另一实施例的一种凸块垫结构的剖面图；