[发明专利]可抑制选通二极管之间串扰电流的相变存储器及制备方法

说明书

技术领域

本发明属于微纳电子技术领域，涉及相变存储器，尤其是介绍了多种可抑制选通二极管之间串扰电流的相变存储器及其制备方法，这些方法可以单一使用，也可以组合使用。

背景技术

相变存储器技术是基于Ovshinsky在20世纪60年代末、70年代初提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。

相变存储器由于具有高速度读取、高可擦写次数、非易失性、原件尺寸小、功耗低、抗震动和抗辐射等优点，被国际半导体工业协会认为最有可能取代目前的FLASH存储器，成为未来非易失存储器主流产品和最先成为商用产品的器件。

典型的相变存储单元中，使用MOS管作为选通管，但是由于相变存储器的写操作电流大，MOS管在工艺尺寸不断减小后很难提供足够的驱动电流。意法半导体公司曾提出用双极性晶体管来代替MOS管作为相变存取单元的选通管，解决了相变存储器中写操作电流大的问题，但是其单元面积很难再缩小，不能满足存储单元的高集成度的要求。

在2006年名称为“使用二极管的相变存储器件及制造方法”的中国专利(公开号CN1832190A)中，韩国三星电子株式会社公开了用PN二极管作为选通管用于相变存储器的方法来解决相变存储器密度进一步提高遇到的问题。该专利中使用了一种P+/N-/N+结构的二极管作为选通管，但是也遇到了一些问题，比如用该方法制备的二极管选通工作时会对邻近的二极管产生较大的干扰电流，干扰对邻近单元的读写操作。

下面，介绍一下产生串扰电流的原因。如图1所示，是使用二极管作为选通管的相变存储器阵列示意图，在进行读写操作时，选择的相变存储单元Rp的位线BL2加电压或者电流，字线WL1接地。同一字线WL1中，未被选中的相变存储单元的位线BL1到BLi接地，不进行操作。当选中的相变存储单元Rp进行操作时，二极管D2导通，二极管的P型半导体中的空穴作为少子漂移扩散到相邻的二极管D2中，产生漏电流I1。由于使用二极管作为选通管的相变存储器的特点就是高密度集成，因此二极管之间的距离是很小的，通常为一个特征尺寸，则空穴漂移扩散到相邻二极管的数量较大，产生的漏电流较大，因此会对未操作的相变单元的特性产生影响，从而影响了存储数据的保持能力，减弱了存储器的可靠性。

从更为微观的角度去分析漏电流产生的原因，图2是三星的发明中同一条字线上二极管及存储单元阵列的结构示意图，其结构对应于图1中所示的字线WL1上的二极管阵列和相变存储单元。在P型衬底11上制备出了重掺杂的N型半导体12作为图1中的字线WL1，半导体层13、14、15分别是图1中所示选通二极管D1、D2、Di的轻掺杂的N型半导体，半导体层16、17、18分别是图1中所示所示选通二极管D1、D2、Di的重掺杂的P型半导体。当对选中的Rp存储单元进行操作时，位线113(BL2)加电压或者电流，字线12(WL1)接地，其他的位线112、114接地，这时选通二极管D2导通，其P型半导体17中的空穴会扩散漂移到D1-Di等相邻二极管的N型半导体13、15中。漏电流较大的原因是P型半导体17是重掺杂的，N型半导体14是轻掺杂的，而N型半导体14的复合能力很弱，不能将更多的空穴复合掉，因此会有更多的空穴在电场的作用下漂移到相邻的二极管中。

为减小选通二极管之间的串扰电流，在美国专利“DUAL TRENCH ISOLATIONFOR A PHASE-CHANGE MEMORY CELL AND METHOD OF MAKING SAME”(公开号：US2002/0081807A1)中，Daniel Xu等发明了一种减小干扰电流的方法，即通过在二极管之间的浅隔离层下增加一层N型半导体来减小干扰电流。

图4是Daniel Xu等的专利中同一条字线上二极管及存储单元阵列的结构示意图。与三星发明的结构相比，就是在两个二极管之间的绝缘介质层19下增加了N型半导体层115。然而制备此种结构需要在现有制备过程中增加离子注入以及后续的退火工艺步骤，由此来增加绝缘介质层19下的N型半导体层115，显然，工艺步骤的增加必然带来成本的增加，而且由于两个二极管之间的距离很短，增加的N型半导体层能复合的空穴数量极为有限，因此减小漏电流的能力相对仍然较弱。