[发明专利]集成电路及形成集成电路的方法

权利要求书

1.一种集成电路，包括：

一双端口静态随机存取存储器单元，包括：

一第一半写入端口，其包括彼此互相内连的一第一上拉晶体管、一第一下拉晶体管以及一第一传导栅晶体管；

一第二半写入端口，其包括彼此互相内连的一第二上拉晶体管、一第二下拉晶体管以及一第二传导栅晶体管，并且上述第二半写入端口内连至上述第一半写入端口，其中上述第一传导栅晶体管以及上述第二传导栅晶体管的通道长度小于上述第一下拉晶体管以及上述第二下拉晶体管的通道长度；以及

一读取端口包括一读取端口下拉晶体管以及一读取端口传导栅晶体管，其中上述读取端口下拉晶体管连接至上述第一半写入端口且上述读取端口传导栅晶体管连接至上述读取端口下拉晶体管。

2.如权利要求1所述的集成电路，其中上述第一传导栅晶体管以及上述第二传导栅晶体管的上述通道长度小于上述第一上拉晶体管以及上述第二上拉晶体管的通道长度。

3.如权利要求1所述的集成电路，其中上述第一传导栅晶体管的上述通道长度与上述第一下拉晶体管的上述通道长度的一比值小于约百分之九十五。

4.如权利要求1所述的集成电路，其中上述读取端口下拉晶体管的一通道长度小于上述第一下拉晶体管以及上述第二下拉晶体管的上述通道长度。

5.如权利要求1所述的集成电路，其中上述第一传导栅晶体管以及上述第二传导栅晶体管的通道长度等于上述第一下拉晶体管以及上述第二下拉晶体管的通道长度。

6.如权利要求1所述的集成电路，还包括：

一第一Vss线，其连接至上述第一下拉晶体管的一源极以及上述读取端口下拉晶体管的一源极；以及

一第二Vss线，其连接至上述第二下拉晶体管的一源极以及一等同于上述双端口静态随机存取存储器单元的邻近静态随机存取存储器单元的一第二下拉晶体管的一源极，其中上述第一Vss线以及上述第二Vss线彼此互相平行且实际上地彼此分开。

7.如权利要求1所述的集成电路，还包括：

写入位元线的一互补对，其连接至上述第一传导栅晶体管以及上述第二传导栅晶体管；以及

一读取位元线，其连接至上述读取端口传导栅晶体管。

8.一种集成电路，包括：

一双端口静态随机存取存储器单元，包括多条排列成列与行的静态随机存取存储器单元，其中每一上述静态随机存取存储器单元包括：

一第一半写入端口包括彼此互相内连的一第一上拉晶体管、一第一下拉晶体管以及一第一传导栅晶体管；

一第二半写入端口包括彼此互相内连的一第二上拉晶体管、一第二下拉晶体管以及一第二传导栅晶体管，并且上述第二半写入端口内连至上述第一半写入端口，其中上述第一传导栅晶体管以及上述第二传导栅晶体管的通道长度小于上述第一上拉晶体管以及上述第二上拉晶体管的通道长度；以及

一读取端口包括一读取端口下拉晶体管以及一读取端口传导栅晶体管，其中上述读取端口下拉晶体管连接至上述第一半写入端口以及上述第二半写入端口的其中一者且上述读取端口传导栅晶体管连接至上述读取端口下拉晶体管。

9.如权利要求8所述的集成电路，还包括延伸于上述随机存取存储器阵列的一行方向的多条Vss线，其中一对相邻的行共用上述Vss线的其中三条Vss线。

10.如权利要求9所述的集成电路，其中上述Vss线系于一第二金属层，上述第二金属层紧接在一底部金属层上方，且其中上述Vss线的上述其中三条Vss线包括：

一第一垂直Vss线，其连接至一第一下拉晶体管的一源极以及一第一静态随机存取存储器单元的一读取端口下拉晶体管的一源极；

一第二垂直Vss线，其连接至上述第一下拉晶体管的一源极以及一邻近于上述第一静态随机存取存储器单元的一第二静态随机存取存储器单元的上述读取端口下拉晶体管的一源极；以及

一第三垂直Vss线，其连接至上述第一静态随机存取存储器单元的一第二下拉晶体管的一源极以及上述第二静态随机存取存储器单元的一第二下拉晶体管的一源极。