[发明专利]半导体集成电路器件及其制造方法

权利要求书

1.一种半导体集成电路器件，包括：

(a)半导体芯片，具有第一主表面和第二主表面；

(b)在所述半导体芯片的所述第一主表面之上提供的基于铝的金属膜图案；

(c)氮化钛膜，覆盖所述基于铝的金属膜图案的上表面；

(d)绝缘表面保护膜，覆盖包括所述氮化钛膜的上表面的所述半导体芯片的所述第一主表面；

(e)键合焊盘开口，形成于所述绝缘表面保护膜中；

(f)第一开口部分，对应于键合焊盘开口形成于所述氮化钛膜中；以及

(g)第二开口部分，在所述第一开口部分的附近形成于所述氮化钛膜中。

2.根据权利要求1所述的半导体集成电路器件，其中所述基于铝的金属膜图案的所述第二开口部分由所述绝缘表面保护膜覆盖。

3.根据权利要求2所述的半导体集成电路器件，其中所述绝缘表面保护膜是层积膜，所述层积膜包含作为下层的基于氧化硅的膜和作为上层的基于氮化硅的膜。

4.根据权利要求1所述的半导体集成电路器件，其中所述氮化钛膜由所述绝缘表面保护膜覆盖，并且所述第二开口部分未由所述绝缘表面保护膜覆盖。

5.根据权利要求4所述的半导体集成电路器件，其中钝化膜形成于所述第二开口部分的所述基于铝的金属膜图案的表面之上。

6.根据权利要求4所述的半导体集成电路器件，其中所述第二开口部分的宽度在从0.3至10微米的范围内。

7.根据权利要求1所述的半导体集成电路器件，其中所述第一开口部分的宽度大于所述第二开口部分的宽度。

8.根据权利要求1所述的半导体集成电路器件，其中所述第二开口部分以环形状形成以便包围所述第一开口部分。

9.根据权利要求1所述的半导体集成电路器件，其中所述第一开口部分具有接线键合区域和晶片测试探测接触区域。

10.根据权利要求9所述的半导体集成电路器件，其中在所述晶片测试探测接触区域中的针迹线部分中去除基于铝的金属膜图案的表面上的钝化膜。

11.根据权利要求1所述的半导体集成电路器件，其中所述基于铝的金属膜图案具有其中包含第一开口部分的键合焊盘部分和与之耦合的布线部分，并且所述第二开口部分形成于所述键合焊盘部分与所述布线部分之间的边界附近。

12.根据权利要求1所述的半导体集成电路器件，还包括：(h)全部由无卤素树脂密封的所述半导体芯片的所述第一主表面、所述基于铝的金属膜图案、所述氮化钛膜、所述第一开口部分和所述第二开口部分。

13.一种制造半导体集成电路器件的方法，包括以下步骤：

(a)通过图案化金属合成膜来形成金属合成膜图案，所述金属合成膜包含在半导体晶片的器件表面之上的多层布线层之上形成的下层阻挡金属膜、中间层基于铝的金属膜和上层阻挡金属膜；

(b)在包括所述金属合成膜图案的上表面的所述半导体晶片的所述器件表面的几乎整个表面之上形成绝缘表面保护膜；

(c)在所述步骤(b)之后和在所述步骤(d)之前在所述绝缘表面保护膜中形成键合焊盘开口；

(d)在所述上层阻挡金属膜的与所述键合焊盘开口对应的部分形成第一开口部分；并且

(e)在所述第一开口部分的附近在所述上层阻挡金属膜中形成第二开口部分。

14.根据权利要求13所述的制造半导体集成电路器件的方法，其中在所述步骤(b)和(d)之前执行所述步骤(e)。

15.根据权利要求13所述的制造半导体集成电路器件的方法，其中在所述步骤(b)和(c)之后接近同时执行所述步骤(d)和(e)。

16.根据权利要求13所述的制造半导体集成电路器件的方法，其中所述绝缘表面保护膜是层积膜，所述层积膜包含作为下层的基于氧化硅的膜和作为上层的基于氮化硅的膜。

17.根据权利要求15所述的制造半导体集成电路器件的方法，其中通过使用相同蚀刻掩模连续处理所述绝缘表面保护膜和所述上层阻挡金属膜来执行所述步骤(d)和(e)。

18.根据权利要求13所述的制造半导体集成电路器件的方法，其中所述第二开口部分的宽度在从0.3至10微米的范围内。