[发明专利]电路板及其形成方法

说明书

技术领域

本发明涉及一种电路板及其形成方法，尤其涉及一种具有导电凸块的电路板。

背景技术

随着电子产品持续朝轻、薄、短、小、高速、高频、及多功能的方向发展，使得芯片的体积随之缩小，且I/O数随之增多，其导致布线结构更为密集，并使芯片的焊接导电结构的数量与彼此间的间距分别增加与缩短，使芯片与电路板之间的整合难度提高。

此外，在公知技术中，于电路板上形成焊接导电结构的方法是以刮刀将锡膏挤入钢板的开环内，并进行回焊以于基板的绿漆上形成球状导电结构。然而，受限于钢板开环限制，球状导电结构彼此间的间距不易缩小，且易因绿漆表面不平整而造成下锡量不稳的问题。若下锡量过多易引起锡桥现象，过少则会造成锡球体积过小。换言之，公知的焊接导电结构除了彼此间的间距过大外，其体积精确度也不易控制，共平面度较差，难以与布线密度大幅提升且体积缩小的芯片整合。

因此，业界急需新颖的电路板及其形成方法，以期能解决或减轻上述问题。

发明内容

为了解决现有技术的问题，本发明一实施例提供一种电路板，包括：一基板；至少一导电垫，位于该基板之上；一保护层，位于该基板之上，该保护层具有至少一开口，至少露出部分的该导电垫；一导电连接块，填充于该开口之中，且电性连接该导电垫；以及一图案化导电金属层，位于该导电连接块之上，且与该导电连接块电性接触，其中该图案化导电金属层完全位于该保护层的该开口之上。

本发明一实施例提供一种电路板的形成方法，包括：提供一基板，具有至少一导电垫，于该基板的表面露出；于该基板及该导电垫上形成一图案化保护层，该图案化保护层具有至少一开口，至少露出部分的该导电垫；于该开口中填入一导电连接块，该导电连接块电性连接该导电垫；将一导电片接合于该导电连接块之上；以及将该导电片图案化为一图案化导电金属层，该图案化导电金属层与该导电连接块电性接触，且完全位于该保护层的该开口之上。

本发明的电路板具有间距精细且体积大小可精准控制的导电凸块，可顺利与布线密度大幅提升且体积缩小的芯片整合。

为了让本发明的上述目的、特征、及优点能更明显易懂，以下配合所附附图，作详细说明如下：

附图说明

图1A-图1G显示依据本发明实施例的电路板的工艺剖面图。

其中，附图标记说明如下：

100～基板；

102～导电垫；

103、116～表面处理层；

104～保护层；

104a～表面；

105～开口；

106～阻挡层；

108～导电连接块；

109～接合界面；

110～导电片；

110a～图案化导电金属层；

112～压合制具；

114～覆盖层；

118～焊球。

具体实施方式

以下以实施例并配合附图详细说明本发明，应了解的是以下的叙述提供许多不同的实施例或例子，用以实施本发明的不同形式。以下所述特定的元件及排列方式尽为本发明的简单描述。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标记或标示。这些重复仅为了简单清楚地叙述本发明，不一定代表所讨论的不同实施例及/或结构之间具有任何关联性。另外，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。且在附图中，实施例的形状或是厚度可扩大，以简化或是方便标示。另外，图中未示出或描述的元件，为本领域普通技术人员所知的形式。

图1A-图1G显示依据本发明实施例的电路板的工艺剖面图。如图1A所示，提供基板100，其具有至少一导电垫102，于基板100的表面露出。虽然，在图1A所示实施例中，导电垫102凸出于基板100的表面，然本发明实施例不限于此。在其他实施例中，导电垫102可能内嵌于基板100之中。基板100例如为一印刷电路板，具有许多与导电垫102电性连接的内部线路结构。内部线路结构例如是多层金属层结构，为本领域普通技术人员所周知，且可有多种变化，为简化附图未于附图中绘出。

接着，如图1B所示，于基板100及导电垫102上形成图案化保护层104。图案化保护层104具有至少一开口105，至少露出部分的导电垫102。保护层104例如为防焊层，其材质例如为(但不限于)抗焊绝缘层(SR)、AjinomotoBuild-up Film(ABF)、聚酰亚胺(PI)、或前述的组合。在一实施例中，可先于基板100上涂布保护层，并借由图案化工艺(例如是曝光及显影工艺)而形成露出导电垫102的开口105。