[发明专利]照明源和掩模优化

说明书

本申请是分案申请，其母案申请的申请日为2004年3月31日、申请号为200410038769.9、发明名称为“照明源和掩模优化”。

上述母案申请要求要求2003年3月31日递交的题为“照明源和掩模优化(SOURCEAND MASK OPTIMIZATION)”的美国临时专利申请号为60/458365的优先权，2003年3月31日递交的美国临时专利申请60/458365在此全文引作参考，还包括它的题为“存储器的照明源和掩模优似(Source And Mask Optimization For Memory)”和“照明优化(IlluminationOptimization)”的演示文稿在此也全文引作参考，还包括其标记为图1-29的彩图。

技术领域

发明一般涉及一种用于优化用于微光刻的照明明源和掩模特征的方法和程序产品。

背景技术

光刻装置可以用于例如集成电路(IC)的制造。在这种情况下，光刻掩模可包含对应于IC每一层的电路图案，该图案克以成像在已涂敷辐射敏感材料(抗蚀剂)层的基底(硅片)的靶部上(例如包括一个或者多个电路小片(die))。一般地，单一的晶片将包含相邻靶部的整个网格，该相邻靶部由投影系统逐个相继辐射。在一类光刻投射装置中，通过一次曝光靶部上的全部掩模图案而辐射每一靶部；这种装置通常称作晶片分档器。另一种装置-通常称作步进扫描装置-通过用投射光束沿给定参考方向(“扫描”方向)依次扫描掩模图案、并同时沿与该方向平行或者反平行的方向同步扫描基底台来辐射每一靶部；因为一般来说，投射系统有一个放大系数M(通常＜1)，因此对基底台的扫描速度V是对掩模台扫描速度的M倍。关于此处所述光刻设备的更多信息可以从例如美国专利US6,046,792中获得，该文献在此引作参考。

在使用光刻投影装置的制造方法种，掩模图案成像在至少部分由一层辐射敏感材料(抗蚀剂)覆盖的基底上。在这种成像步骤之前，可以对基底进行各种处理，如涂底漆，涂敷抗蚀剂和软烘烤。在曝光后，可以对基底进行其它的处理，如曝光后烘烤(PEB)，显影，硬烘烤和测量检查成像特征。以这一系列工艺为基础，对例如IC的器件的单层进行构图。这种图案层然后可进行各种不同的处理，如蚀刻、离子注入(掺杂)、镀金属、氧化、化学-机械抛光等，所述这些都用于完成一单层。如果需要多层，那么对每一新层重复全部步骤或者其变化。最终，在基底(晶片)上出现器件阵列。然后采用例如切割或者锯断的技术将这些器件彼此分开，单个器件可以安装在载体上，与管脚连接等。关于这些步骤的进一步信息可从例如Peter van Zant的“微芯片制造：半导体加工实践入门(Microchip Fabrication：A Practical Guide to SemiconductorProcessing)”一书(第三版，McGraw Hill Publishing Co.，1997，ISBN 0-07-067250-4)中获得，这里作为参考引入。

为了简单起见，投射系统在下文称为“镜头”；可是，该术语应广义地解释为包含各种类型的投影系统，包括例如折射光学装置，反射光学装置，和反射折射系统。辐射系统还可以包括根据这些设计类型中任一设计的操作部件，该操作部件用于引导、整形或者控制辐射的投射光束，这种部件在下文还可共同地或者单独地称作“镜头”。另外，光刻装置可以具有两个或多个基底台(和/或两个或者多个掩模台)。在这种“多级式”器件中，可以并行使用这些附加台，或者可以在一个或者多个台上进行准备步骤，而一个或者多个其他台用于曝光。例如在美国专利No.US5,969,441和WO98/40791中描述的两级光刻装置，这里作为参考引入。

上面提到的光刻掩模包括与集成到硅片上的电路元件相对应的几何图案。利用CAD(计算机辅助设计)程序生成用于产生这种掩模的图案，这一过程通常称为EDA(电子设计自动化)。为了产生功能性掩模，大部分CAD程序遵从一组预定的设计规则。这些规则通过加工和设计限制来设定。例如，设计规则限定电路器件(如门电路，电容器等)之间或互连线之间的间隔公差，从而确保电路器件或互连线不会以不希望的方式互相影响。设计规则限制通常称为“临界尺寸”(CD)。电路的临界尺寸可以定义为一条线或一个孔的最小宽度，或者定义为两条线之间或两个孔之间的最小距离。因此，CD决定设计电路的总尺寸和密度。