[发明专利]一种源漏区、接触孔及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种源漏区、接触孔及其形成方法。 

背景技术

随着半导体器件临界尺寸的逐渐减小，各种微观效应开始显现，优化半导体器件的性能变得越来越困难，其中，颇具挑战性和实际意义的是如何减小源漏区接触孔的接触电阻。 

如图1所示，所述源漏区40可由半导体材料构成，所述源漏区40位于栅堆叠结构(所述栅堆叠结构包括形成于衬底10上的栅介质层12、形成于所述栅介质层12上的栅极14，以及，环绕所述栅介质层12和所述栅极14的侧墙16)两侧且嵌入衬底10中，所述源漏区40的实际高度与目标高度之间的差值小于误差标准。为减小所述接触电阻，在层间介质层20中形成接于所述源漏区40上的所述接触孔30时，需在形成所述接触孔30后，在所述源漏区40表层形成接触区18(如为金属硅化物)，使所述接触孔30经由所述接触区18接于所述源漏区40，由此，如何减小所述接触区18的电阻成为减小所述接触电阻的关键。 

为减小所述接触区的电阻，理论上，可采用增加所述接触区的面积的技术方案。但是，随着半导体器件临界尺寸的逐渐减小，所述接触孔的临界尺寸也逐渐减小，如何在实践中增加所述接触区的面积成为本领域技术人员亟待解决的主要问题。 

发明内容

为了解决上述问题，本发明提供了一种源漏区及其形成方法，可以在所述源漏区上形成接触区以承载具有确定尺寸的接触孔时，增加所述接触 孔与所述接触区的接触面积，减小接触电阻；本发明提供了一种接触孔及其形成方法，可以使所述接触孔经由所述接触区接于所述源漏区时，具有增加的接触面积，而减小接触电阻。 

本发明提供的一种源漏区，由半导体材料构成，所述源漏区位于栅堆叠结构两侧且嵌入衬底中，所述源漏区包括： 

第一区，至少部分厚度的所述第一区位于所述衬底内； 

第二区，所述第二区形成于所述第一区上，所述第二区的材料与所述第一区的材料不同。 

可选地，所述第二区包括： 

辅助层，所述辅助层用以在所述源漏区上形成嵌入的接触孔时承载所述接触孔； 

停止层，所述停止层用以使所述接触孔终止于所述栅堆叠结构与所述衬底的交界线以上。 

可选地，在形成于硅衬底的PMOS器件中，所述第一区材料为SiGe，停止层为Si，辅助层为SiGe。 

可选地，在形成于硅衬底的NMOS器件中，所述第一区材料为Si_1-xC_x，停止层为Si，辅助层为SiGe。 

可选地，在包含所述源漏区的CMOS器件中，所述第一区对PMOS器件的沟道区提供压应力，所述第一区对NMOS器件的沟道区提供拉应力。 

可选地，所述PMOS器件中所述第一区的材料与所述NMOS器件中所述第一区的材料不同。 

可选地，所述PMOS器件中所述第二区的材料与所述NMOS器件中所述第二区的材料相同。 

本发明提供的一种接触孔，所述接触孔嵌入上述的源漏区中，所述接触孔的底面与所述源漏区的交界线高于或重合于栅堆叠结构与衬底的交界线。 

可选地，在所述接触孔暴露的所述源漏区表层形成接触区后，所述接触区的底面与所述源漏区的交界线高于或重合于所述栅堆叠结构与所述衬底的交界线。 

本发明提供的一种接触孔，所述接触孔嵌入源漏区中，所述接触孔的底面与所述源漏区的交界线高于或重合于栅堆叠结构与衬底的交界线；所述源漏区由半导体材料构成，所述源漏区位于栅堆叠结构两侧且嵌入衬底中，所述源漏区的上表面与所述栅堆叠结构和所述衬底的交界线之间的高度差大于所述源漏区的实际高度与目标高度之间的差值。 

可选地，在所述接触孔暴露的所述源漏区表层形成接触区后，所述接触区的底面与所述源漏区的交界线高于或重合于所述栅堆叠结构与所述衬底的交界线。 

本发明提供的一种源漏区的形成方法，包括： 

在衬底中位于栅堆叠结构两侧形成沟槽； 

形成第一半导体层，至少部分所述第一半导体层填充所述沟槽； 

在所述第一半导体层上形成第二半导体层，所述第二半导体层的材料与所述第一半导体层的材料不同。 

可选地，形成所述第二半导体层的步骤包括： 

形成辅助层，所述辅助层用以在所述源漏区上形成嵌入的接触孔时承载所述接触孔； 

形成停止层，所述停止层用以使所述接触孔终止于所述栅堆叠结构与所述衬底的交界线以上。