[发明专利]一种提高芯片成品率的多项目晶圆切割方法

说明书

技术领域

本发明涉及晶圆切割方法，尤其是涉及一种提高芯片成品率的多项目晶圆切割方法。

背景技术

多项目晶圆(Multi Project Wafer，简称MPW)，就是将多种具有相同工艺的集成电路设计放在同一个掩模板(Reticle/Mask，也称为光罩，一片晶圆上包含多个相同的Reticle)上流片，制造完成后，每个设计项目可以得到数十片芯片样品，这一数量对于原型(Prototype)设计阶段的实验、测试已经足够。而该次制造费用就由所有参加多项目晶圆的项目按照各自所占的芯片面积分摊，成本仅为分别对单个项目进行原型制造成本的5％-10％，极大地降低了产品开发风险、培养集成电路设计人才的门槛和中小集成电路设计企业在起步时的门槛。

在实际的晶圆生产过程中，晶圆的整个区域被划分为多个相同的Reticle，每个Reticle上的芯片排布通常相同。因此Reticle上芯片的排布策略将极大地影响最终的芯片成品率。通常来说，给定一个既定的芯片集合，优化的目标是使得这些芯片排布组合而成的Reticle面积最小，这个过程被称为布局规划(Floorplan)，可以通过手动或程序自动化来完成。R.H.J.M.Otten在标题为Automatic FloorplanDesign(Proceedings of 19^th ACM/IEEE Design Automation Conference，1982，261-267)的文章和D.F.Wong及C.L.Liu在标题为A NewAlgorithm for FloorPlan Designs(Proceedings of 23^rd ACM/IEEE DesignAutomation Conference，1986，101-107)的文章中指出，Floorplan可以分为两种类型：可切割(Slicing)(如图3所示)与不可切割(Non-Slicing)(如图4所示)。Slicing的floorplan是指其可以仅仅通过重复地在水平或者垂直方向上切割来获得，晶圆上的布局规划较常采用这种方式。在处理slicing floorplan平面图结构(如图5所示)时可用可切割树(Slicing Tree)(如图6所示)和波兰表达式(PolishExpression)(如图7所示)表示模块间的位置关系。调整芯片间的位置关系等同于调整可切割树Slicing Tree或波兰表达式PolishExpression的结构。

在一个晶圆上，通常有几百个至数千个芯片连在一起。它们之间留有80um至150um的间隙，此间隙被称之为切割街区(Saw Street)(如图12所示)。将每一个具有独立电气性能的芯片分离出来的过程叫做划片或切割(Dicing Saw)。目前，机械式金刚石切割是切割工艺的主流技术。在这种切割方式下，金刚石刀片(Diamond Blade)以每分钟3万转到4万转的高转速切割晶圆的街区部分，同时，承载着晶圆的工作台以一定的速度沿刀片与晶圆接触点的切线方向呈直线运动，切割晶圆产生的硅屑被去离子水(De-ionized Water)冲走。

由于以上晶圆切割工艺的限制，切割的起始与结束位置只能够是整个晶圆的边缘，而在MPW中，同一个Reticle上的芯片形状大小不同且边缘常常没有对齐。以上情况的综合会导致其中部分芯片被人为切割损坏。易见的是，不仅仅在晶圆切割阶段切割刀位置的选择会影响芯片被成功切割，多个芯片在Reticle上的布局方案也是芯片最后被成功切割生产的决定因素之一。对于MPW来说，如果Reticle上的芯片布局方案只考虑最小化Reticle的面积，而忽视其对于切割的影响，那么会出现这样的情况：虽然最小化了Reticle的面积使得一个晶圆上可以重复放置更多的Reticle，但是由于同一个Reticle上各个芯片布局位置的关系(最小化面积往往意味着芯片排布紧密且位置交错)，最后反而使得Reticle上只能切割出相对少的良品，导致了总的良品率也较低。