[发明专利]一种三值绝热低功耗加法器单元及加法器

权利要求书

1.一种三值绝热低功耗加法器单元，该加法器单元的输入信号包括加数输入信号、被加数输入信号、低位进位输入信号、互补的加数输入信号、互补的被加数输入信号及互补的低位进位输入信号，其特征在于该加法器单元包括输入信号采样电路、求和输出电路和进位输出电路，所述的输入信号采样电路的信号输入端输入所述的加数输入信号、所述的被加数输入信号、所述的低位进位输入信号、所述的互补的加数输入信号、所述的互补的被加数输入信号及所述的互补的低位进位输入信号，所述的输入信号采样电路接入幅值电平对应逻辑2的钟控时钟信号，所述的幅值电平对应逻辑2的钟控时钟信号控制所述的输入信号采样电路对所述的加数输入信号、所述的被加数输入信号、所述的低位进位输入信号、所述的互补的加数输入信号、所述的互补的被加数输入信号及所述的互补的低位进位输入信号进行采样，所述的输入信号采样电路的信号输出端输出所述的加数输入信号、所述的被加数输入信号、所述的低位进位输入信号、所述的互补的加数输入信号、所述的互补的被加数输入信号及所述的互补的低位进位输入信号各自对应的一组采样值；

所述的求和输出电路主要由四个求和电路模块组成，四个所述的求和电路模块的信号输入端均输入所述的加数输入信号对应的采样值、所述的被加数输入信号对应的采样值、所述的互补的加数输入信号对应的采样值及所述的互补的被加数输入信号对应的采样值，四个所述的求和电路模块分别均接入幅值电平对应逻辑2的功率时钟信号和幅值电平对应逻辑1的功率时钟信号，将四个所述的求和电路模块分别记为S₀、S₂和所述的S₀求和电路模块的信号输出端与所述的求和电路模块的反馈信号输入端相连接，所述的求和电路模块的信号输出端与所述的S₀求和电路模块的反馈信号输入端相连接，所述的S₂求和电路模块的信号输出端与所述的求和电路模块的反馈信号输入端相连接，所述的求和电路模块的信号输出端与所述的S₂求和电路模块的反馈信号输入端相连接，所述的S₀求和电路模块的信号输出端与所述的求和输出电路用于输出求和输出信号的信号输出端之间设置有第一NMOS管，所述的第一NMOS管的源极与所述的S₀求和电路模块的信号输出端相连接，所述的第一NMOS管的漏极与所述的求和输出电路用于输出求和输出信号的信号输出端相连接，所述的第一NMOS管的栅极接入所述的互补的低位进位输入信号对应的采样值，所述的求和电路模块的信号输出端与所述的求和输出电路用于输出互补的求和输出信号的信号输出端之间设置有第二NMOS管，所述的第二NMOS管的源极与所述的求和电路模块的信号输出端相连接，所述的第二NMOS管的漏极与所述的求和输出电路用于输出互补的求和输出信号的信号输出端相连接，所述的第二NMOS管的栅极接入所述的互补的低位进位输入信号对应的采样值，所述的S2求和电路模块的信号输出端与所述的求和输出电路用于输出求和输出信号的信号输出端之间设置有第三NMOS管，所述的第三NMOS管的源极与所述的S₂求和电路模块的信号输出端相连接，所述的第三NMOS管的漏极与所述的求和输出电路用于输出求和输出信号的信号输出端相连接，所述的第三NMOS管的栅极接入所述的低位进位输入信号对应的采样值，所述的求和电路模块的信号输出端与所述的求和输出电路用于输出互补的求和输出信号的信号输出端之间设置有第四NMOS管，所述的第四NMOS管的源极与所述的求和电路模块的信号输出端相连接，所述的第四NMOS管的漏极与所述的求和输出电路用于输出互补的求和输出信号的信号输出端相连接，所述的第四NMOS管的栅极接入所述的低位进位输入信号对应的采样值；

所述的进位输出电路的信号输入端输入所述的加数输入信号对应的采样值、所述的被加数输入信号对应的采样值、所述的低位进位输入信号对应的采样值、所述的互补的加数输入信号对应的采样值、所述的互补的被加数输入信号对应的采样值及所述的互补的低位进位输入信号对应的采样值，所述的进位输出电路接入幅值电平对应逻辑2的功率时钟信号，所述的进位输出电路的信号输出端输出进位输出信号和互补的进位输出信号。