[发明专利]宽带隙半导体器件

说明书

技术领域

本发明涉及一种功率半导体器件，其中漂移区由带隙比硅(Si)的带隙宽的半导体材料(下文中称为WBG半导体)构成。

背景技术

已经报道(参见例如日本专利申请公开No.11-354786)通过使用诸如碳化硅(下文称为SiC)或氮化镓(下文称为GaN)之类的带隙比硅的带隙宽的半导体作为用于功率开关的场效应晶体管(下文称为功率MOSFET)的半导体材料，能实现比硅的导通电阻低得多的导通电阻。

所谓的IGBT通常用作功率开关的半导体器件，而且逆变器是其应用之一。图8是示出逆变器配置的电路图。如图8所示，在典型的三相逆变器电路中，上臂50、51、52和下臂53、54、55在相U、V以及W中的每一相中串联连接，而上臂和下臂的串联连接结构并联连接。各臂由IGBT和FWD(二极管)构成，该二极管连接IGBT的集电极与发射极之间的阴极和阳极。

在诸如图8所示的电路配置中，负载短路会因为诸如由对IGBT的异常栅极脉冲引起的错误操作或噪声和错误连接之类的多种因素而发生。在负载短路出现的情况下，逆变器控制系统检测到异常，从而流向该元件的电流受限或系统关闭。然而，在负载短路时，在保护电路启动之前的短时间内，IGBT经历高压和大电流的压力状态。

因此，用作各臂的开关元件的IGBT或FET需要称为负载短路耐受能力的击穿耐受能力。该负载短路能力是显示元件在负载短路时在保护电路启动之前能耐受短时间高压和大电流的压力状态的时间段的指示器。负载短路耐受能力的标准值一般为当在正常导通状态在该元件的绝对额定电压的2/3的电源电压下施加栅极电压时，该元件在10μsec内不会击穿，但最近设计了一种系统以进一步缩短短路检测时间以实现强调导通电压的设计。

当通过使用采用WBG半导体的FET来构造逆变器时，非常期望该FET具有与采用Si的常规FET相同量级的负载短路耐受时间。已经针对主要用作开关元件的IGBT详细分析了负载短路期间引起击穿的机制(例如，参见M.Otsuki和另外六人的“具有新的热管理解决方案的高级薄晶片IGBT(Advanced Thin Wafer IGBTs with New Thermal Management Solution)”，ISPSD′2003会议论文集第144-147页)。根据其分析结果，在负载短路期间的过高发热损耗导致元件温度升高。因此，PN结的漏电流增大、热烧尽(burn-up)开始，从而发生击穿。

Si的带隙窄至约1.1eV。因此，在等于或高于200℃的温度下，Si局部移动至本征区、丧失其半导体性质，并成为导体。因此，由这样的温度升高至200℃或更高温度引起的元件击穿频繁发生。为避免该击穿，设计了采用Si的IGBT和FET，从而负载短路时的电流采取适当值，藉此防止半导体区的工作温度超过临界点。或者，通过利用外部电路赋予限流功能来防止负载短路击穿(例如，参见M.Otsuki和另外三个人的“接近IGBT性能界限的第三代IGBT(The 3rd Generation IGBT Toward a Limitation ofIGBT Performance)”，1993年的第五届ISPSD会议论文集第24-29页)。

用于逆变器的Si IGBT是使用双极效应的器件。因此，饱和电流可被限制为低值，同时抑制导通电压。此外，在等于或高于600V的高击穿电压区中，Si的MOSFET的导通电阻使MOSFET表面上的电阻比硅衬底的电阻低得多。因此，即使MOSFET自身的饱和电流减小，对导通电阻产生的影响也小。因此，设计成降低导通电阻的手段不一定与设计成延长负载短路耐受时间的手段一起实现。

发明内容