[发明专利]光掩模坯料、加工方法和蚀刻方法

说明书

技术领域

本发明涉及由其制得光掩模的光掩模坯料(blank)，特别是含基底、薄膜和硬掩模膜的光掩模坯料，加工该光掩模坯料的方法，和蚀刻薄膜的方法。

背景技术

在最近的半导体加工技术中，大规模集成电路的高度集成的挑战对小型化电路图案的需求增加。对进一步降低电路构造布线图案的尺寸和小型化单元构造(cell-construction)层间连接用接触孔图案的需求增加。结果，在形成这种布线图案和接触孔图案的照相平版印刷术中使用的电路图案写入光掩模的制备中，需要能精确地写入更微细的电路图案的技术来满足小型化的需求。

为了在光掩模基底上形成较高精度的光掩模图案，第一优先的是在光掩模坯料上形成高精度的抗蚀剂图案。由于照相平版印刷术在实际加工的半导体基底内进行突出部分的减少(reductionprojection)，因此光掩模图案的尺寸为实际需要图案尺寸的约4倍，但其精度没有因此放松。相反要求充当原形(original)的光掩模的精度高于在暴光之后的图案精度。

此外，在目前流行的平版印刷中，待写入的电路图案的尺寸大大小于所使用的光的波长。若使用为电路特征放大仅仅4倍的光掩模图案，则相应于光掩模图案的形状由于诸如在实际的照相平版印刷操作中发生的光干涉之类的影响导致没有转印到抗蚀剂膜上。为了减少这些影响，在一些情况下，必须设计光掩模图案为比实际电路图案更复杂的形状，即所谓的光学邻近效应校正(optical proximity effectcorrection)(OPC)应用到其上的形状。然而，目前，获得光掩模图案的平版印刷技术也要求较高精度的加工方法。平版印刷性能有时以最大分辨率为代表。关于分辨率极限，要求在光掩模加工步骤中牵涉的平版印刷术的最大分辨率精度等于或大于使用光掩模在半导体加工步骤中所使用的照相平版印刷术所需的分辨率极限。

通常通过在透明基底上具有光屏蔽膜的光掩模坯料上形成光致抗蚀剂膜，使用电子束写入图案，并显影以形成抗蚀剂图案，从而形成光掩模图案。使用所得抗蚀剂图案作为蚀刻掩模，光屏蔽膜被蚀刻成光屏蔽图案。为了尝试小型化光屏蔽图案，若同时维持抗蚀剂膜的厚度在与现有技术中的小型化相同的水平进行加工，则膜厚与图案宽度之比(称为长径比)较高。结果，抗蚀剂图案曲线劣化，从而妨碍有效的图案转印，和在一些情况下，出现抗蚀剂图案坍塌或剥离(stripping)。因此，小型化必须使得能降低抗蚀剂膜的厚度。

关于使用抗蚀剂作为蚀刻掩模来蚀刻的光屏蔽膜，提出了许多材料。在实践中尤其最常使用铬化合物膜，因为它们的蚀刻行为是众所周知的，且已建立了标准方法。然而，当希望生产在印刷最小线宽为45nm的所需图案的曝光中使用的掩模时，通过由于上述原因变薄的抗蚀剂膜蚀刻铬的基础材料的光屏蔽膜的方法不可能确保充足的加工精度。

使用抗蚀剂的薄膜形式，干蚀金属基础材料膜的一种已知方法是，通过提供耐金属基础材料的干蚀条件且在对抗蚀剂膜引起相对很小损坏的条件下可干蚀的膜作为蚀刻掩模膜。作为一个实例，JP-A2007-241060公开了使用抗蚀剂的薄膜形式，即厚度薄，但作为蚀刻掩模足以用作蚀刻掩模膜的铬基础材料膜，能干蚀硅基础材料的光屏蔽膜。所得掩模图案的精度得到改进。此外，JP-A 2006-146152公开了在蚀刻铬基础光屏蔽膜的过程中，硅基础材料膜用作掩模。

关于在蚀刻铬基础材料膜的过程中，使用硅基础膜作为掩模，JP-A2008-026500提出了使用涂层类型的硅氧化物基础材料膜(称为旋涂玻璃(spin-on glass)(SOG)膜)，而不是通过以上提及的溅射沉积的膜。

SOG膜的优点是，通过旋涂和随后加热，容易形成平坦度高的膜。与通过溅射的膜沉积相比，可在非常高效率下形成蚀刻掩模膜。然而，当通过加热相当普通的硅氧化物基础聚合物膜形成SOG膜时，出现问题，正如JP-A 2008-026500中所述。与溅射膜相比，通过氟干蚀转印抗蚀剂图案的步骤非常平稳(smooth)。然而，当氯干蚀刻时，这一SOG膜具有差的抗蚀刻性，因此无法在薄膜形式内提供充足的精度，从而导致明显的线边缘粗糙度(LER)。若使SOG膜变厚，则增加的可能性是，当剥离时出现残留的问题。因此，使用目前可获得的SOG膜作为蚀刻掩模膜的掩模工艺无法实现所需的精度水平。

引证文献列举

专利文献1：JP-A 2007-241060(US2007212619，EP1832926)

专利文献2：JP-A 2006-146152

专利文献3：JP-A 2008-026500