[发明专利]通孔形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种通孔形成方法。

背景技术

超大规摸集成电路(Very Large Scale Integrated Circuit，VLSI)通常需要一层以上的金属层提供足够的互连能力，此多层金属间的互连以及器件有源区与外界电路之间的连接通过已填充导电材料的通孔实现，且为保证器件工作的稳定性，要求通孔间无电连接，使得对通孔刻蚀工艺的严格控制变得非常重要。

在通孔刻蚀中，在光刻后和蚀刻后分别要对通孔进行测量。光刻后在掩膜层中形成的通孔的大小通过ADI(After Develop inspection)CD(CriticalDimension)表征，蚀刻后在介质层中形成的通孔的大小通过AEI(After ETCHinspection)CD表征。随着工艺节点的下降，通孔的尺寸也越来越小，为了实现AEI CD的减小，在现有技术中利用减小ADI CD的办法。例如通过调整刻蚀之前的掩膜图形的结构。

例如在名称“通孔刻蚀方法及通孔掩膜”申请号“200710040254.6”的中国专利申请中提供了一种通孔刻蚀方法，该方法是通过在固有通孔掩膜基础上增加一辅助掩膜，以减小固有条件下通孔掩膜的图形尺寸，从而利用所述掩膜减小形成的介质层中通孔的尺寸。但是减小掩膜图形中通孔尺寸的方法不但操作复杂，而且容易受到制造工艺的限制，使得ADI CD的减小非常有限。

发明内容

本发明解决的技术问题是减小刻蚀后通孔的特征尺寸。

为了解决上述问题，本发明提供了一种通孔形成方法，包括：

提供刻蚀腔室和晶片，在刻蚀腔室中包括用于放置晶片的静电卡盘，所述静电卡盘上具有吸附电极，当向所述吸附电极施加电压，则吸附电极产生将晶片向静电卡盘方向吸附的力，所述晶片包括介质层和位于介质层上的掩膜图形；

预先测量利用所述刻蚀腔室刻蚀，在介质层中形成第一目标尺寸通孔所需要的吸附电极电压；

根据第二目标尺寸相对于第一目标尺寸的变化量、形成第一目标尺寸通孔所需要的吸附电极电压，以及所述目标尺寸变化量和所述吸附电极电压变化量之间的函数关系，得到形成第二目标尺寸通孔所需的吸附电极电压；

在所述第二目标尺寸通孔所需的吸附电极电压下，利用所述刻蚀腔室刻蚀，在介质层中形成第二目标尺寸的通孔。

优选的，所述刻蚀为等离子体刻蚀。

优选的，所述目标尺寸变化量小于等于10纳米，所述第二目标尺寸通孔所需的吸附电极电压为5V至20V。

优选的，刻蚀形成第二目标尺寸和第一目标尺寸通孔时，除吸附电极的电压之外的刻蚀参数及掩膜图形完全相同。

优选的，所述目标尺寸变化量和所述吸附电极电压变化量之间的函数关系为：

所述目标尺寸的变化量＝-m×所述吸附电极电压变化量，m为正数。优选的，所述m等于0.2至0.6，所述目标尺寸变化量单位为纳米，所述吸附电极电压变化量单位为伏特。

优选的，所述静电卡盘为圆形，所述吸附电极包括至少三条沿静电卡盘的直径方向分布的条带状电极，且依次呈相等的角。

优选的，所述静电卡盘为圆形，所述吸附电极包括至少三条经过圆心的曲线状电极。

与现有技术相比，本发明主要具有以下优点：

在现有技术中通常都是通过调整刻蚀之前形成的掩膜图形的结构，来调整刻蚀后形成的通孔的特征尺寸，但是这种调整非常有限，例如在将刻蚀后通孔的特征尺寸调整到一定的尺寸后就无法在继续减小，而本发明通过调整吸附电极电压来调整刻蚀形成的通孔的特征尺寸，这样通过将吸附电极的电压增大从而可以进一步的将通孔的特征尺寸减小，从而使得通孔的特征尺寸可以进一步减小，并且工艺简便容易操作。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1为本发明的通孔形成方法流程图；

图2为本发明的通孔形成方法所使用的刻蚀腔室的示意图；

图3为本发明中的待刻蚀晶片结构示意图；

图4为刻蚀通孔的特征尺寸随吸附电极电压变化示意图；

图5为本发明的通孔形成方法原理示意图。

具体实施方式