[发明专利]一种集成电路结构

说明书

技术领域

本发明是关于一种集成电路，且特别是关于集成电路结构与集成电路接合结构的制作方式。

背景技术

集成电路(IC)芯片通常会电性连接于封装结构中的封装基板，用以提供外部信号的交换。覆晶接合结构(flip-chip)是最常使用的接合结构，因为它提供了最坚固的内连线结构。当覆晶结构使用如环氧化物(epoxy)等胶粘剂来进行底胶填充(underfill)时，此覆晶结构即可承受严格的耐久测试。此外，覆晶接合结构是一种低成本的内连线结构，适合运用于大量自动化生产。

覆晶结构一般是将焊接凸块(solder bump)置放在硅芯片上，在已知的内连线结构中，首先形成介电层于硅基板之上，并在介电层中形成金属线与介层窗(via)。随后，金属垫片(metal pad)形成于介电层之上，然后再将保护层形成于金属垫片上，此保护层具有一位于介电层内的孔洞用以露出金属垫片，接着再形成聚亚酰胺缓冲层(polyimide layer)。另外，凸块下金属层(under-bump-metallurgy，UBM)、金属钛层、铜镀层(plated copper layer)与镍镀层(plated nickel layer)将于焊接凸块形成后，形成于上述孔洞内。

以往，包含铅与锡的共熔(eutectic)焊接材料应用于焊接凸块，通常所使用的含铅共熔焊接材料是由约63％的锡与约37％的铅所形成，此组合可使焊接材料具有适合的熔化温度(melting temperature)与低电阻系数。然而，铅是一种有毒材料，无论法律或工业上的需求，均要求使用无铅(lead-free)焊接凸块，因此，电子连接产业供应链的厂商们，均积极寻找可替代的共熔焊接材料，遗憾的是现有的无铅焊接材料，如锡银(Sn-Ag)与锡银铜(Sn-Ag-Cu)，本质均较脆且有易碎裂的问题，更甚者，无铅凸块本质坚硬，将会导致无铅凸块于介电层内脱层与碎裂。

凸块于介电层内的碎裂与脱层主要是由应力所造成，而在封装结构中的凸块材料间热膨胀系数(coefficient of thermal expansion，CTE)的不匹配是导致此应力形成的主要原因之一。举例而言，硅基板的典型热膨胀系数约为3ppm/℃，低介电常数(low-k)介电层的典型热膨胀系数约为20ppm/℃，而封装基板的典型热膨胀系数约为17ppm/℃，当温度发生变化时，上述结构间热膨胀系数显著的差异，将导致应力的产生。

在使用先进技术所制成的集成电路中，在低介电常数材料中的凸块碎裂与脱层现象皆变得更加剧烈。举例而言，在40纳米与40纳米以下的技术中，凸块于低介电常数介电层中的碎裂与脱层现象均过于剧烈，以致于各个集成电路甚至无法通过可靠度测试，而上述现象限制了极低介电常数(extra low-k，ELK)与超低介电常数(ultra low-k，ULK)介电材料于介电层中的使用。因此，目前为止尚未出现采用极低介电常数/超低介电常数介电材料的介电层与无铅焊接材料的组合的集成电路，能够成功应用40纳米与40纳米以下的技术来制造的例子。

发明内容

根据本发明的一实施例，本发明提供一种集成电路结构，包含一半导体基板、一聚亚酰胺层、一凸块下金属层、一第一焊接凸块以及一第二焊接凸块。其中聚亚酰胺层位于半导体基板之上；凸块下金属层包含第一区块与第二区块，其中第一区块位于聚亚酰胺层之上，而第二区块与聚亚酰胺层位于同一平面；第一焊接凸块与第二焊接凸块形成于聚亚酰胺层之上，且第一焊接凸块与第二焊接凸块两者的间距不超过150微米，其中凸块下金属层的第一宽度为前述间距的一半再加上一大于5微米的长度。