[发明专利]一种电容

说明书

【技术领域】

本发明涉及电容领域，特别是关于一种片上电容(capacitor on chip)。

【背景技术】

在各种电路设计中，电容被广泛的采用。一般来讲，片上电容包括MOS电容、PIP(Poly-Isolation-Poly)电容、MIM(Metal-Isolation-Metal)电容和MOM(Metal-Oxidation-Metal)电容等。在深亚微米及纳米工艺中，PIP电容和MIM电容由于需要额外的掩膜和工艺步骤，生产成本较高，虽然其电压系数较小，但一般不采用它们。MOS电容由于电压系数太大，在高线性度应用中，一般也不被采用。MOM电容具有很好的电压系数，且与标准工艺完全兼容，通常被采用。

于2005年12月27号公告的美国专利6,980,414(对比文件1)公开了一种MOM电容，本发明中的图4A和图4B(对比文件1中的图7C和图8)示出了对比文件1中的MOM电容的一个实施例。请参阅图4A和图4B所示，所述电容包括第一层701和第二层703，第一层701由两组导电带704A和704B组成，所述导电带704A与所述导电带704B交替平行设置，第二层703由两组导电带706A和706B组成，所述导电带706A与所述导电带706B交替平行设置，导电带706A和706B分别平行并重叠于导电带704A和704B。所述电容进一步包括将导电带704A和导电带706A连接在一起的竖直通孔(Via，其为导电材质形成)708A和导电带704B和导电带706B连接在一起的竖直通孔708B。这样，在每层内的每两相邻导电带之间均会形成一电容Cpp，比如第一层中的相邻导电带704A和导电带704B之间就会形成一电容Cpp。此外，每两相邻通孔之间均会形成一电容Cv，比如通孔708A和通孔708B之间均会形成一电容Cv。这些电容并联在一起形成了电容700。对比文件1中的这种电容结构有助于在单位芯片面积上制造出具有更大的电容值的MOM电容。

众所周知，对于平面工艺而言，相同电容值所需的芯片面积越小，则实现需要电容电路的芯片面积就越小，这样在相同晶圆面积上就可制造出更多的芯片，进而单个芯片的成本就可以更低。因此提高单位面积MOM电容的电容密度，有助于减小芯片成本。

因此，有必要提出了一种在标准工艺中实现更高电容密度的MOM电容。

【发明内容】

本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

本发明的目的在于提供一种电容，其可以在单位晶圆面积上实现较高的电容密度。

根据本发明的一方面，本发明提供一种电容，其包括：形成于第一层上的相互间隔的第一导电部和第二导电部；形成于第二层上的相互间隔的第三导电部和第四导电部；形成于第三层上的相互间隔的第五导电部和第六导电部。其中，第一层、第二层和第三层是芯片上的连续的三个层，第一导电部与第三导电部至少部分重叠且相互电性连接，所述第三导电部与第五导电部至少部分重叠且相互电性连接，第一导电部、第三导电部和第五导电部的投影图形相同，第二导电部与第四导电部部分重叠且相互电性连接，所述第四导电部与第六导电部部分重叠且相互电性连接，第二导电部、第四导电部和第六导电部的投影图形相同。

进一步的，第一导电部、第三导电部和第五导电部共同形成了所述电容的一个电极，第二导电部、第四导电部和第六导电部共同形成了所述电容的另一个电极。

进一步的，第一导电部和第二导电部之间的间距、第三导电部和第四导电部之间的间距与第五导电部和第六导电部之间的间距相等。

进一步的，第三导电部和第四导电部的厚度大于第三导电部和第四导电部之间的间距。

进一步的，第一导电部包括有相互间隔、平行且电性连接的数个第一导电条，第二导电部包括有相互间隔、平行且电性连接的数个第二导电条，第一导电条和第二导电条间隔、平行且交替排布；第三导电部包括有相互间隔、平行且电性连接的数个第三导电条，第四导电部包括有相互间隔、平行且电性连接的数个第四导电条，第三导电条和第四导电条间隔、平行且交替排布；第五导电部包括有相互间隔、平行且电性连接的数个第五导电条，第六导电部包括有相互间隔、平行且电性连接的数个第六导电条，第五导电条和第六导电条间隔、平行且交替排布。

进一步的，第一层为金属层，第二层为通孔层，第三层也为金属层。