[发明专利]半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法，具体而言，涉及一种用于高传输比铝焊垫蚀刻的双重构图(double patterning)法，其能够在进行高传输比铝焊垫蚀刻时防止铝表面的腐蚀缺陷并提高蚀刻的各向异性。

背景技术

在超大规模数字集成电路中，所使用的晶体管一般是互补金属氧化物半导体(CMOS)场效应晶体管。简化的CMOS工艺由14道工序组成：(1)双阱注入在硅片上形成n阱和p阱；(2)浅槽隔离用于隔离亚微米技术节点以下的有源区；(3)通过生长栅氧化层、淀积多晶硅和蚀刻得到栅结构；(4)轻掺杂漏区(LDD)注入形成源漏区的浅注入；(5)制作侧壁，用于在随后的源/漏注入工艺中保护沟道；(6)中等能量的源/漏区注入，形成的结深大于LDD的注入深度；(7)金属接触形成硅化物接触，使金属钨与硅紧密结合在一起；(8)通过局部互连(LI)形成晶体管和接触点之间的第一层金属布线；(9)淀积第一层层间介质(ILD-1)，并制作连接局部互连金属和第一层金属的通孔；(10)淀积具有三层结构的第一层金属叠层，并对其进行蚀刻；(11)淀积第二层层间介质(ILD-2)并制作通孔；(12)淀积第二层金属叠层并对其进行蚀刻，然后淀积第三层层间介质(ILD-3)并制作通孔，如此重复地形成第三层金属叠层和第四层层间介质(ILD-4)、第四层金属叠层和第五层层间介质(ILD-5)；(13)形成厚度较之于前面四层金属层要厚的顶层金属层，并对其进行蚀刻，以形成用于后续封装工艺中引出管脚的金属焊垫；(14)在顶层金属层上形成最后一层层间介质(ILD-6)，随后形成钝化层，用于保护器件不受湿气、划伤和玷污的影响。至此，已完成半导体器件制造的全部14道工序，这些工艺总称为前端工艺。然后，在完成对晶片的电学测试之后，需要对晶片进行封装，这被称为后端工艺。在封装过程中，通过划片工艺将晶片分成若干单独的管芯(die)，并将管芯粘贴在金属引线框架或管壳上，而金属引线框架或管壳与管芯之间的电连接正是通过用导线连接管芯表面的金属焊垫与引线框架或管壳内端来实现的。由此可见，最后一道金属焊垫形成工艺是连接前端半导体器件制造工艺和后端半导体管芯封装工艺的关键一环。

铝是半导体制造中最主要的导线材料，具有电阻低、易于沉积和蚀刻的优点，因而铝互连工艺作为一种较为成熟的技术以其稳定的工艺、低廉的价格而广泛应用于超大规模集成电路中。随着集成电路的芯片集成度越来越高，半导体器件的设计规则从65nm缩小到45nm，目前已向32nm甚至更小尺寸的工艺进行挑战。器件尺寸的缩小导致铝布线的宽度也随之减小，伴随而来的是尖峰现象和电致迁移。尖峰现象是由于硅原子与铝原子的交互扩散造成的，可以通过在铝中添加少量的硅以降低交互扩散的驱动力来解决。电致迁移是指由于铝电子被大量电子流带走产生空隙而最后造成断线，可以通过在铝中加入少量的铜来改善这种现象。因此，半导体制造中所使用的铝布线通常都含有硅、铜等。

图1是示出了常规的用于铝金属层的构图法的流程图。在步骤101中，在待蚀刻的晶片上涂覆一光致抗蚀剂(PR)层，其中，在所述待蚀刻的晶片顶层已经形成有一叠层，该叠层包括第一阻挡层、金属层和第二阻挡层。所述第一阻挡层和所述第二阻挡层例如由钛(Ti)/氮化钛(TiN)构成，用来抑制互连布线中的电致迁移。所述金属层例如由掺杂有少量的铜和硅的铝构成。另外，由于将要蚀刻的是金属层，为了防止由于曝光时其表面反射的光损伤附近的PR而导致显影后检查(ADI)关键尺寸(CD)不佳，所以通常在叠层与PR层之间通过旋涂法涂覆一层抗反射涂层(ARC)。接着，在步骤102中，通过使用紫外光、深紫外光或极紫外光照射，对涂覆有PR层的晶片进行曝光。然后，在步骤103中，对曝光后的晶片进行显影，以在PR层上形成将要转印到叠层上的图案。接着，在步骤104中，在比室温稍高的温度(如70℃)下对显影后的晶片进行蚀刻，其中，蚀刻的源气体例如为Cl₂和BCl₃、CCl₄等的混合气体。然后，在步骤105中，使用常规的PR剥离处理，例如使用O₂或O₂/H₂O作为灰化剂的等离子体增强灰化处理，剥离PR掩膜。最后，在步骤106中，对灰化去胶后的晶片进行常规湿法清洗。