[发明专利]芯片封装结构的制造方法

说明书

技术领域

本发明关于一种封装结构的制造方法，详言之，关于一种芯片封装结构的制造方法。

背景技术

半导体产业致力于形成轻薄短小的产品，因此产品中基材(例如一晶圆或一硅基材)的厚度越薄越好，同时为了达到大量制造的目的，生产时倾向于先取用较大面积的基材进行主要工艺，最后再切割该基材。然而，当基材的面积愈大、厚度愈薄时，其翘曲(Warpage)程度愈严重，而不利于工艺进行，导致良率降低。

因此，有必要提供一种芯片封装结构的制造方法，以解决上述问题。

发明内容

本发明提供一种芯片封装结构的制造方法，其包括以下步骤：(a)提供一基材，该基材具有一第一表面、一第二表面、至少一导电孔及至少一第一凸块，该导电孔位于该基材内，该第一凸块位于该第二表面，且电性连接至该导电孔的一第一端部；(b)设置该基材于一载体上，其中该基材的第二表面面对该载体；(c)从该基材的第一表面移除部分该基材，以显露该穿导孔的一第二端部于该基材的一第三表面，并形成至少一穿导孔于该基材；(d)设置数个芯片于该基材的第三表面，这些芯片电性连接至该基材的穿导孔；(e)形成一包覆材(Encapsulation)于该基材的部分第三表面，并包覆这些芯片；(f)移除该载体；(g)进行覆晶接合工艺，使得该基材的第一凸块接触一承载组件；(h)移除该包覆材；及(i)形成一保护材于该承载组件上，并至少包覆该基材的第一凸块。

藉此，该载体及该包覆材用以做为该基材的支撑，使该基材于工艺中不易产生翘曲的情况，且该载体及该包覆材于工艺完成前移除，故可提升产品的良率并减少产品的厚度。

附图说明

图1显示本发明芯片封装结构的制造方法的流程图；及

图2至图16显示本发明芯片封装结构的制造方法的示意图。

具体实施方式

参考图1，显示本发明芯片封装结构的制造方法的流程图。配合参考图2及步骤S 11，提供一基材1。该基材1具有一第一表面11、一第二表面12、至少一导电孔24及至少一第一凸块14。该导电孔24位于该基材1内。该第一凸块14位于该第二表面12，且电性连接至该导电孔24的一第一端部136。

在本实施例中，如图3所示，该基材1为一硅基材，该导电孔24的第一端部136显露于该第二表面12。该基材1更包括至少一孔洞15及一第一重布层16。该导电孔24包括一第一阻绝层131及一导体132，该第一阻绝层131位于该孔洞15的侧壁，且定义出一第一沟槽133，该导体132填满该第一沟槽133。该第一重布层16位于该基材1的第二表面12，且该第一凸块14通过该第一重布层16电性连接至该导电孔24的第一端部136。

然而，在其它应用中，如图4所示，该基材1为一晶圆，具有一硅基材19及一主动线路层20，该硅基材19具有该第一表面11、一底面191及该孔洞15，该底面191相对于该第一表面11，该孔洞15贯穿该硅基材19，且该导电孔24位于该硅基材19内，该主动线路层20位于该硅基材19的底面191，电性连接该导电孔24及该第一凸块14，且具有该第二表面12。该导电孔24更包括一第二阻绝层134，该导体132位于该第一沟槽133的侧壁，且定义出一第二沟槽135，该第二阻绝层134填满该第二沟槽135。

配合参考图5及步骤S12，设置该基材1于一载体2上，其中该基材1的第二表面12面对该载体2。在本实施例中，利用一黏胶3将该基材1黏附于该载体2上。该载体2用以做为该基材1的支撑，以利进行后续工艺。

配合参考图6及步骤S13，从该基材1的第一表面11移除部分该基材1，以显露该导电孔24(图5)的一第二端部137于该基材1的一第三表面18，并形成至少一穿导孔13于该基材1。在本实施例中，先利用研磨方法移除部分该基材1，再利用化学机械抛光(Chemical-Mechanical Polishing，CMP)方法进行整修。然而，在其它应用中，可仅利用化学机械抛光方法移除部分该基材1。移除部分该基材1之后，该基材1的厚度小于50微米(μm)，而形成一超薄基材，此时，该基材1设置于该载体2上，因此不会产生翘曲的情况。接着，更形成一第二重布层17于该基材1的第三表面18，该第二重布层17电性连接至该穿导孔13。