[发明专利]背照式图像感测器及其制造方法

说明书

技术领域

本发明涉及一种半导体结构，特别涉及一种背照式图像感测器及其制造 方法。

背景技术

一图像感测器提供一像素网格，例如感光二极管或光二极管、复位晶体 管、源极随耦器晶体管、固定层光二极管及/或转移晶体管，以记录光的强度 及亮度。每一像素通过累积电荷载子(例如电子及/或空穴)以对光作出响应。 当光进入一硅层时，通过光产生电荷载子。进入的光愈多，产生愈多电荷载 子。以感测元件测量电荷载子并供其他电路使用此测量结果，以提供颜色与 亮度信息用于适合的应用，例如数码相机。一般型式的像素网格包括电荷耦 合元件(CCD)或互补式金属氧化物半导体(CMOS)图像感测器。

在半导体技术中，背照式感测器用来感测投射至基板背侧表面的光量。 然而，感测元件形成于基板前侧。因此，光必须穿过基板方能到达感测元件。 光可穿过基板到达感测元件，但部分光在穿过基板时，会产生散射。而散射 光到达邻近像素及其相对应的感测元件，导致不同感测信号间的串音。

发明内容

本发明的一实施例，提供一种背照式图像感测器的制造方法，包括：提 供一半导体基板，具有一前侧表面与一背侧表面；对该半导体基板的该前侧 表面实施一离子注入工艺，以于该半导体基板中形成一保护环结构，该保护 环结构具有一第一深度，该离子注入工艺具有一能量，大于500keV；以及 形成至少一图像感测元件于该半导体基板的该前侧表面上，该至少一图像感 测元件为该保护环结构所包围。

本发明的一实施例，提供一种背照式图像感测器的制造方法，包括：提 供一半导体基板，具有一像素区与一周边电路区；对该半导体基板实施一离 子注入，以于该像素区中形成一保护环结构，其中该保护环结构延伸进入该 半导体基板，达到一第一深度；形成至少一图像感测元件于该半导体基板的 该像素区上，该至少一图像感测元件为该保护环结构所包围；以及对该半导 体基板实施一离子注入，以于该周边电路区中形成一阱，其中该阱延伸进入 该半导体基板，达到一第二深度，其中该第一深度不同于该第二深度。

本发明的一实施例，提供一种背照式图像感测器，包括：一半导体基板， 具有一像素区与一周边电路区；多个图像感测元件，形成于该像素区内，于 该半导体基板的一前侧表面上；一离子注入保护环结构，形成于该像素区中， 其中该离子注入保护环结构具有一第一深度，延伸进入该半导体基板并包围 每一该图像感测元件；以及一离子注入阱，形成于该周边电路区中，其中该 离子注入阱具有一第二深度，延伸进入该半导体基板，其中该第一深度大于 该第二深度。

本发明通过对基板前侧表面进行离子注入形成保护环结构以及对注入 保护环的基板进行回火以移除因注入与活化注入掺质造成的损伤，以降低成 品元件保护环中硅损伤的量。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举一较佳实 施例，并配合所附附图，作详细说明如下。

附图说明

图1是根据至少一实施例，一具有多个像素与一保护环结构的感测器背 侧平面图。

图2A～2D是根据图1，形成一感测器的剖面示意图，其中根据至少一实 施例，于一半导体基板的一前侧表面中，注入一保护环结构；

图3是根据至少一实施例，一改善背照式感测器效能的工艺流程图；

图4是根据至少一实施例，一形成于专用集成电路(ASIC)旁的感测器剖 面示意图。

并且，上述附图中的附图标记说明如下：

100、300～(背照式)图像感测器；

110～(半导体)基板；

112～前表面(侧)(前侧表面)；

114～后表面(侧)(后侧表面)；

120、125～(背照式)像素(电路支援像素)；

122～多层内连线；

122a～(第一)金属层；

122b～(第二)金属层；

127～图像感测元件；

128～层间介电层；

129～介层窗；

130～保护环结构；

140～p层；

142～外延层；

150～光；

180～周边电路区；

181～阱；

182～像素区；