[发明专利]用于间隙填充材料组合物的共聚物、其制备方法和用于抗反射涂层的间隙填充材料组合物

说明书

技术领域

本发明涉及一种用于可以作为抗反射涂层的间隙填充材料的共聚物，制造用于间隙填充材料的共聚物的方法和含有用于间隙填充材料的共聚物的间隙填充材料组合物。

背景技术

当前，随着半导体设备的日益高度集成化，超大规模集成(ULSI：ultra-Large ScaleIntegration)等的制造需要用到小于或等于0.10微米的超细图形。并且，利用比现有在g-射线和i-射线区域中的波长更小的波长的平版印刷术工艺已经被使用。即，双嵌入式(dualdamascene)是一种形成精细线路的方法，且是一种被使用在用于精细半导体集成线路设备的制造工艺中的主流方法。嵌入式工艺在半导体衬底的绝缘层上形成精细线路槽，在绝缘层上及包括所述线路槽的内部堆积金属层，然后使用化学机械研磨法(CMP：chemicalmechanical polishing)除去所述线路槽外部的金属层，以形成所述线路槽内部的精细暗线。并且，所述嵌入式工艺可以被分为单嵌入式和双嵌入式。

双嵌入式工艺在形成于绝缘层上的线路槽的下部形成用于接通底层布线(bottom-layered wiring)的导通孔(via hole)，且同时将金属层埋入到所述线路槽和导通孔中来形成线路(wire)，用以降低处理的工艺次数。单嵌入式工艺提前在导通孔内部形成金属插件(metal plug)且在所述线路槽内部形成暗线。

根据所述双嵌入式工艺，半导体设备形成在半导体衬底上，且底层布线形成在所述半导体设备的上部。绝缘层堆积在底层布线的顶部，抗反射涂层形成在所述绝缘层的上面，且光刻胶层(photoresist layer)形成在所述抗反射涂层上。所述光刻胶层通过使用有导通孔图形形成的光掩膜(photomask)曝光，且被连续显影，因此导通孔区域被打开的图形被转录到所述光刻胶层。所述抗反射涂层被形成以用来防止解析度的降低且在所述光刻胶层被曝光的时候，阻止将由底层布线的表面反射的光传送到所述光刻胶层。形成在光刻胶层的底层上的抗反射涂层被称为底部抗反射涂层(BARC：Bottom Anti ReflectiveCoating)。干式蚀刻是针对所述抗反射涂层和绝缘层来进行的，通过将光刻胶层作为掩膜以在绝缘层上形成导通孔。所述光刻胶层和抗反射涂层被移除且导通孔的内部被填满间隙填充材料。所述间隙填充材料包括几乎与所述抗反射涂层成分完全相同的电介质成分。为了用间隙填充材料填满导通孔的内部，在绝缘层上及包括导通孔的内部堆积所述间隙填充材料，而在导通孔外部的间隙填充材料通过回蚀(etchback)工艺被移除。当进行回蚀工艺时，填充导通孔的间隙填充材料的表面变得均匀，且表面的高度几乎与绝缘层的表面相一致。第二抗反射涂层在绝缘层上形成，且第二光刻胶层形成于所述第二抗反射涂层上。所述第二光刻胶层通过使用有线路槽图形形成的光掩膜曝光，且被连续显影，因此有导通孔区域的图形被转录到所述第二光刻胶层上。针对所述第二抗反射涂层进行干蚀刻，且连续进行至内层电介质(inter-layer dielectric)中，以在导通孔的顶部形成线路槽。在第二光刻胶层被移除后第二抗反射层也被移除。当所述第二抗反射层被移除的时候，填充导通孔的间隙填充材料也被移除，且底布线的表面在导通孔的下部被暴露。铜导线形成于导通孔和线路槽的内部。通过溅射工艺或镀金工艺在含有导通孔和线路槽内部的绝缘层上形成铜层，且线路槽外部的铜层被CMP工艺所移除。

当导通孔和槽位(trench)在半导体衬底上进行图形处理的时候，应用在嵌入式工艺中的间隙填充材料不具备抗反射功能，而只具备间隙填充功能。常规上，具有高光密度的材料已经被使用在双嵌入式工艺中用于埋入导通孔和接触孔。然而，有时候，虽然间隙填充材料填充了所述导通孔和接触孔，但间隙填充材料的填充并不充分或有空隙产生。而且，当间隙填充材料的组分不具有吸光性时，在槽式图形处理过程中抗反射涂层需要被单独地插入或者在涂光刻胶层之前，抗反射涂层须要涂在间隙填充材料成分之上，从而产生不必要的高制造成本损耗。截至目前，具备抗反射功能并能够均匀地填充导通孔的材料还没有被开发。

发明内容

本发明的一个方面提供了一种间隙填充材料组合物，它能填充不均匀的衬底而不产生空隙且能提高均匀性，因此在进行光刻胶的光刻工艺时增加制程范围(process margin)。

本发明的另一方面也提供了一种用于包含在间隙填充材料组合物中的间隙填充材料的共聚物及其制备方法。

根据本发明，提供了一种用于作为抗反射涂层的间隙填充材料的共聚物，如下列化学式1表示，

[化学式1]