[发明专利]在位错阻挡层上的高迁移率沟道器件

权利要求书

1.一种形成集成电路结构的方法，所述方法包括：

设置半导体衬底；

在所述半导体衬底中形成第一凹槽；

在所述第一凹槽中形成位错阻挡层，其中，所述位错阻挡层包含半导体材料；

形成浅沟槽隔离区域，其中，所述浅沟槽隔离区域的内部直接在所述位错层部分的上方，并且所述浅沟槽隔离区域的内壁接触所述位错阻挡层，

通过去除所述位错阻挡层在所述浅沟槽隔离区域的两个内壁之间的部分来形成第二凹槽，其中，所述两个内壁彼此面对；以及在所述第二凹槽中外延生长半导体区域。

2.根据权利要求1所述的方法，其中，所述半导体区域的顶面和所述半导体衬底的非凹进部分的顶面相齐。

3.根据权利要求1所述的方法，其中，在去除所述位错阻挡层部分的步骤以前，所述浅沟槽隔离区域形成围绕所述位错阻挡层部分的闭环环状物。

4.根据权利要求3所述的方法，其中，所述浅沟槽隔离区域没有围绕所述半导体衬底的任何部分。

5.根据权利要求1所述的方法，其中，在形成所述第二凹槽之后，所述位错阻挡层的底部保留在所述第二凹槽下面，并且从所述位错阻挡层的所述底部生长所述半导体区域。

6.根据权利要求5所述的方法，其中，所述半导体衬底具有第一晶格常数，所述半导体区域具有第二晶格常数，并且所述位错阻挡层具有不大于所述第一晶格常数和所述第二晶格常数中的较大一个并且不小于所述第一晶格常数和所述第二晶格常数中的较小一个的第三晶格常数。

7.根据权利要求1所述的方法，其中，所述半导体区域包含锗。

8.根据权利要求7所述的方法，其中，所述半导体区域由纯的锗形成。 

9.根据权利要求7所述的方法，其中，所述位错阻挡层是梯度层，所述位错阻挡层的上层中的锗百分比大于下层中的锗百分比。

10.根据权利要求1所述的方法，其中，所述半导体区域包含化合物半导体材料，所述化合物半导体材料包含III族和V族元素。

11.根据权利要求1所述的方法，进一步包括：

形成第一MOS器件，所述第一MOS器件包括部分所述半导体区域作为第一沟道区域；以及

形成第二MOS器件，所述第二MOS器件包括部分所述半导体衬底作为第二沟道区域。

12.一种形成集成电路结构的方法，所述方法包括：

设置包括第一区域和第二区域的半导体衬底；

在所述第一区域中形成第一凹槽，而没有使所述第二区域凹进；

在所述第一凹槽中外延生长位错阻挡层；

形成浅沟槽隔离区域，其中，所述浅沟槽隔离区域形成围绕所述位错阻挡层的中心顶部的环形物，并且所述浅沟槽隔离区域具有接触直接在所述浅沟槽隔离区域下面的所述位错阻挡层部分的底部；

蚀刻所述位错阻挡层的所述中心顶部以形成第二凹槽，其中，露出所述浅沟槽隔离区域的内壁，并且直接在所述第二凹槽下面的所述位错阻挡层部分保持未被蚀刻；

在所述第二凹槽中外延生长半导体区域；

在所述半导体区域的上方形成第一MOS器件，所述第一MOS器件包括第一栅极电介质和在所述第一栅极电介质上方的第一栅电极；以及

在所述半导体衬底的所述第二区域上方形成第二MOS器件，所述第二MOS器件包括第二栅极电介质和在所述第二栅极电介质上方的第二栅电极。

13.根据权利要求12所述的方法，其中，所述半导体区域包括和所述半导体衬底的所述第二区域的顶面相齐的顶面。 

14.根据权利要求12所述的方法，其中，所述浅沟槽隔离区域的所述内壁接触所述半导体区域，并且所述浅沟槽隔离区域的外壁接触所述半导体衬底的所述第二区域。

15.根据权利要求12所述的方法，其中，所述半导体衬底为硅衬底。

16.根据权利要求12所述的方法，其中，所述半导体区域包含锗，并且所述第一MOS器件为PMOS器件，所述第二MOS器件为NMOS器件。