[发明专利]利用钝化后互连结构形成的硅通孔

说明书

相关申请的交叉参考

本发明要求于2009年2月24日提交的美国临时申请61/154,979的优 先权，其全部内容结合于此作为参考。

技术领域

一个或多个实施例涉及半导体器件的制造，更具体地，涉及硅通孔和 钝化后(post passivation)互连结构的制造。

背景技术

半导体工业由于各种电子部件(例如，晶体管、二极管、电阻器、电 容器等)的集成密度的连续改进而经历了持续的快速发展。在极大程度上， 集成密度的这种改进源自最小部件尺寸的重复减小，使得更多的部件集成 到给定的芯片区域内。这些集成改进本质上是二维(2D)的，即被集成部 件占用的体积主要在半导体晶片的表面上。尽管光刻的重大改进导致2D 集成电路形成的显著改进，但对于可以二维实现的密度来说存在物理限制。 一种限制在于对这些部件需要使尺寸最小化。此外，当将更多的器件放在 一个芯片中时，需要更复杂的设计。其他限制在于随着器件数量的增加， 器件之间互连的数量和长度的显著增加。当互连的数量和长度增加时，电 路RC延迟和功耗都会增加。在用于解决上述限制的努力中，通常使用三 维集成电路(3DIC)和堆叠管芯。

由此，硅通孔(TSV)用在3DIC和用于连接管芯的堆叠管芯中。在这 种情况下，TSV通常用于将管芯上的集成电路连接至管芯的背侧。此外， TSV还用于提供短路接地路径，其用于通过被接地金属膜覆盖的管芯背侧 使集成电路接地。集成电路通常包括用于将集成电路连接至其他电路的接 触区域。接触结合(contact-bonding，CB)焊盘通常形成在金属层(即，金 属的顶层)中，其通过钝化后互连(post passivation interconnect，PPI)结构 连接至TSV。然而，传统的PPI工艺提供了对CB的弱粘附力，并引起高 接触阻抗。因此，需要改进的结构及其制作方法来克服传统工艺的缺点。

发明内容

一个或多个公开的实施例描述了一种集成电路结构，该结构包括：半 导体衬底；硅通孔(TSV)，延伸到半导体衬底中；焊盘，形成在半导体 衬底上方，并与TSV隔开；以及互连结构，形成在半导体衬底上方，并电 连接TSV和焊盘。该互连结构包括形成在焊盘上的上部和与焊盘相邻的下 部，并且上部延伸以电连接TSV。

至少一个实施例描述了一种集成电路结构，该结构包括：半导体衬底； 低k介电层，在半导体衬底的上方；金属线，形成在低k介电层中；第一 钝化层，形成在低k介电层上并露出金属线的一部分；焊盘，形成在第一 钝化层中以及金属线的露出部分上；硅通孔(TSV)，穿过第一钝化层和 低k介电层，并延伸到半导体衬底中；以及互连结构，形成在第一钝化层 的上方，并电连接TSV和焊盘。该互连结构包括焊盘上的上部和与焊盘相 邻的下部，并且上部延伸以电连接TSV。

附图说明

参照附图进行以下的详细描述，其中：

图1至图7是在TSV工艺中形成的钝化后互连(PPI)结构的示例性 实施例的截面图。

具体实施方式

本公开总的来说涉及通孔结构的制造，其可以应用于具有钝化后互连 (PPI)结构(连接至接触结合(CB)焊盘，用于在堆叠晶片/管芯上形成 垂直互连)的硅通孔(TSV)的制造。硅通孔(TSV)还被称为衬底通孔 或晶片通孔，如本文所定义的，提供衬底上的一个或多个导电层(例如， 金属互连层、包括结合焊盘的接触焊盘)之间的连接，导电层(例如，金 属互连层)和半导体层(诸如硅部件)之间的连接，和/或形成在衬底上或 连接至衬底的部件之间的其他期望连接。在一些实施例中，由通孔提供的 该连接提供了从一个部件到另一部件的电路径。通孔可填充有导电材料、 绝缘材料和/或本领域使用的其他材料。此外，通孔可形成在衬底上，该衬 底在衬底上的一层或多层(包括介电层、金属层、半导体层和/或本领域已 知的其他部件)中包括开口。

这里，图1至图7的截面图示出了在TSV工艺中形成的PPI结构的示 例性实施例。