[发明专利]集成电路装置及其形成方法

说明书

技术领域

本发明涉及半导体装置，特别是涉及金属氧化物半导体装置，且更特别 涉及具有非常浅的结的金属氧化物半导体装置及其制造方法。

背景技术

随着集成电路的微缩化，对降低金属氧化物半导体 (metal-oxide-semiconductor；MOS)装置的源极与漏极区域的片电阻(sheet resistance)，特别是源极与漏极延伸区域的片电阻的迫切需求程度也越大。降 低源极与漏极延伸区域的片电阻能帮助提升载流子的移动率，借此提升驱动 电流。

为了降低源极与漏极延伸区域的片电阻，有需要缩小源极与漏极延伸区 域的结深度。此外，也需要提高源极与漏极延伸区域的活化率。这些要求 可通过进行预先非结晶化注入(pre-amorphized implantation；PAI)达成，其中 是在形成源极与漏极区域之前将部分的硅基底非结晶化。预先非结晶化注入 有两个功效。第一，由于半导体基底中会形成空缺(vacancy)，因此之后注入 的p型或n型掺杂物能更轻易地占据空缺，而能够提升活化率。第二，由于 非结晶化的基底中的原子是不规则地分布，因此之后注入的p型或n型掺杂 物无法通穿过周期性排列原子之间的空隙而到达更深的深度。然而，预先非 结晶化注入也会带来问题。举例来说，在活化之后，残余的缺陷仍会存在， 且其会造成漏电流的增加。此漏电流会阻碍装置性能的提升。

发明内容

为克服现有技术的缺陷，本发明提供一种形成集成电路装置的方法，包 括：提供一半导体基底；在该半导体基底上形成一栅极结构；通过注入一择 自实质上由铟与锑所构成的群组的第一元素至邻接该栅极结构的半导体基 底的顶部分进行预先非结晶化注入；以及在进行该预先非结晶化注入的步骤 之后，注入一不同于该第一元素的第二元素至该半导体基底的顶部分中，其 中当该第一元素包括铟时，该第二元素包括一p型元素，且其中当该第一元 素包括锑时，该第二元素包括一n型元素。

本发明也提供一种形成集成电路装置的方法，包括：提供一半导体基底； 在该半导体基底上形成一栅极结构；通过注入一择自实质上由铟与锑所构成 的群组的第一元素至邻接该栅极结构的半导体基底的顶部分进行预先非结 晶化注入；以及在进行该预先非结晶化注入的步骤之后，注入一不同于该第 一元素的第二元素至该半导体基底的顶部分中，其中该第二元素的一第二深 度实质上不大于该第一元素的一第一深度。

本发明还提供一种形成集成电路装置的方法，包括：提供一包括NMOS 区域与PMOS区域的半导体基底；在该半导体基底的NMOS区域上形成一 第一栅极结构；在该半导体基底的PMOS区域上形成一第二栅极结构；通过 注入一第一元素至该半导体基底的NMOS区域中进行第一预先非结晶化注 入；以及通过注入一不同于该第一元素的第二元素至该半导体基底的PMOS 区域中进行第二预先非结晶化注入。

本发明可使集成电路装置具有较高的驱动电流及较低的漏电流。

附图说明

图1至图6为金属氧化物半导体装置的制造工艺剖面图。

图7显示片电阻对于结深度的关系，其中是比较锗预先非结晶化注入的 结果与铟预先非结晶化注入的结果。

图8显示结的漏电流，其中是比较锗预先非结晶化注入的结果与铟预先 非结晶化注入的结果。

图9显示片电阻对于结深度的关系，其中是比较锗预先非结晶化注入的 结果与锑预先非结晶化注入的结果。

图10显示结的漏电流，其中是比较锗预先非结晶化注入的结果与铟预 先非结晶化注入的结果。