[发明专利]内部整合电路/串列周边介面主控介面电路结构

说明书

技术领域

本发明涉及一种I²C/SPI主控介面电路及集成电路结构及其总线(汇流排)结构，特别是涉及一种可避免信号干扰、降低制造及封装成本的I²C/SPI的主控介面电路及集成电路结构及其总线结构。

背景技术

I²C(Inter-Integrated Circuit)串列通讯总线及SPI(SerialPeripheral Interface)总线为常用的总线系统，其中的I²C为内部整合电路，其中的SPI为串列周边介面，可用来控制多种周边装置，且皆为主从式(master-slave)架构。但是在使用时，两者常因规格不同而衍生许多相容性的问题，因此如何让两种总线的规格可彼此相容，并同时确保良好的传输品质，实在有其迫切需求。

图1A为现有习知的I²C/SPI主控介面电路结构30示意图。图1B为现有习知的具有I²C/SPI选择单元的I²C/SPI主控介面电路结构30’示意图。图2A为现有习知的I²C主控模组10致能时，I²C/SPI主控介面电路结构30内部时脉时序示意图。图2B为现有习知的I²C主控模组10致能时，I²C/SPI主控介面电路结构30外部时脉时序示意图。图3A为现有习知的SPI主控模组20致能时，I²C/SPI主控介面电路结构30’内部时脉时序示意图。图3B为现有习知的SPI主控模组20致能时，I²C/SPI主控介面电路结构30’外部时脉时序示意图。

如图1A所示，其将I²C主控模组10及SPI主控模组20整合于同一I²C/SPI主控介面电路结构30中，其中I²C主控模组10具有I²C时脉埠11及I²C资料埠12，而SPI主控模组20具有SPI时脉埠21、SPI资料输入埠22、SPI资料输出埠23及SPI晶片致能埠24。又I²C时脉埠11与SPI时脉埠21电性连接形成一第一传输线50，I²C资料埠12与SPI资料输入埠22及SPI资料输出埠23电性连接形成一第二传输线60，而SPI晶片致能埠24则形成一第三传输线70。

请同时参考图1B，I²C/SPI主控介面电路结构30’可进一步具有一I²C/SPI选择单元40，可以在I²C主控模组10及SPI主控模组20之中进行二选一的致能，以使被致能的主控模组10或20可进行工作。

如图2A所示，I²C主控模组10致能时，I²C时脉埠11便持续输出I²C时脉信号I²C_clock，而I²C资料埠12则开始传输I²C资料信号I²C_data。因SPI晶片致能埠24为低准位触发(low cnable)，所以在不致能SPI主控模组20的情况下，SPI晶片致能埠24的SPI晶片致能信号SPI_cs一直保持在高准位(high)，并且SPI时脉埠21的SPI时脉信号SPI_clock、SPI资料输入埠22及SPI资料输出埠23的SPI资料输入/输出信号SPI_dido亦保持在高准位(high)。

请同时参考图2B，所以当I²C主控模组10致能时，第一传输线50输出的是I²C时脉信号I²C_clock，第二传输线60输出I²C资料信号I²C_data，而第三传输线70则持续保持在高准位(high)。因此在致能I²C主控模组10时，不会误触发SPI主控模组20，而SPI主控模组20也不会影响I²C时脉信号I²C_clock及I²C资料信号I²C_data的输出。