[发明专利]一种处理器及实现方法无效

申请号：	201010109949.7	申请日：	2010-02-08
公开（公告）号：	CN102169475A	公开（公告）日：	2011-08-31
发明（设计）人：	李栋梁;艾国	申请（专利权）人：	无锡中星微电子有限公司
主分类号：	G06F15/163	分类号：	G06F15/163
代理公司：	北京银龙知识产权代理有限公司 11243	代理人：	郭海彬
地址：	214028 中国江苏省无锡市新区长***	国省代码：	江苏;32
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种处理器实现方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及具有主控处理器与协处理器的处理器技术，特别是涉及一种处理器及实现方法。

背景技术

对现在的消费电子产品的厂商而言，一方面希望对新出的产品增加更多更强大的功能，另一方面希望尽可能快的推出新产品，但这是个矛盾，因为更多更强大的功能意味着更多的人力、财力和时间的投入，这必然造成研发周期的延长，会推迟产品的上市时间。为解决这个问题，很多厂商会选择在原有的系统上加上一片处理功能强大的协处理器，这样原有的软硬件架构都保持不变，需要做的只是将协处理器相关的软硬件加入到原有的系统中，省时省力。

图1是现有具有协处理器的处理器设计架构，如图所示，其包括：

主控处理器(baseband)110，在手机设计领域也叫baseband CPU或者，指整个手机的主要处理芯片；

协处理器(coprocessor)120，指能协助主控处理器完成一定功能的处理芯片，一般具有一定的运算执行能力；

BIU(bus interface unit总线接口单元)121，位于协处理器内，用于与主控处理器的通信；

处理器内核(ARM Core)122，用于执行指令；

寄存器和存储单元(MEM/REG)123；

ARMI bus，处理器内部的指令总线；

ARMD bus，处理器内部的数据总线。

由图1可知，增加协处理器120，会对主控处理器110与协处理器120之间的通信及协作提出了一定的要求，图1中，主控处理器110通过BIU 121，利用多路选通器124与协处理器的数据总线共享数据访问通道，可以访问到数据总线能访问的所有的资源，包括访问协处理器的寄存器和存储单元(MEM/REG)123，从而控制协处理器的工作。但是设计良好的总线接口单元，需要令整个系统稳定并且反应快速，而现有的协作架构，只是主控处理器通过BIU操作协处理器的寄存器及数据，虽然能够实现一般性功能，但要通过中断、命令等复杂机制完成，不能直接控制协处理器的指令执行，所以反应速度不够快，功能也不够完善。

发明内容

本发明的目的是提供一种处理器及实现方法，能够使主控处理器向协处理器的执行进程中插入预定功能的指令，解决现有技术反应速度不够快、功能不够完善的技术问题。

为了实现上述目的，本发明提供了一种处理器，包括主控处理器与协处理器，所述协处理器包括总线接口单元、处理器内核和存储单元；所述总线接口单元和所述存储单元连接第一多路选通器，所述第一多路选通器通过信令总线连接所述处理器内核；

所述主控处理器用于：通过所述总线接口单元和所述第一多路选通器向所述处理器内核中输入预定功能的指令。

优选地，上述的处理器中，所述总线接口单元中包括：

内存模块，用于：存储来自所述主控处理器的所述预定功能的指令；

第一寄存器，用于：使所述第一多路选通器接通所述总线接口单元和所述处理器内核；

第二寄存器，用于：通知所述处理器内核执行来自所述内存模块的所述预定功能的指令。

优选地，上述的处理器中，所述第二寄存器，还用于：在所述处理器内核执行完所述预定功能的指令后，通知所述处理器内核执行来自所述存储单元的指令；

所述第一寄存器，还用于：使所述第一多路选通器接通所述存储单元和所述处理器内核。

优选地，上述的处理器中，所述总线接口单元和所述处理器内核还连接第二多路选通器，所述第二多路选通器通过数据总线连接所述存储单元；

所述主控处理器还用于：通过所述总线接口单元和所述第二多路选通器获取所述存储单元的数据。