[发明专利]一种处理器及实现方法无效
| 申请号： | 201010109949.7 | 申请日： | 2010-02-08 |
| 公开（公告）号： | CN102169475A | 公开（公告）日： | 2011-08-31 |
| 发明（设计）人： | 李栋梁;艾国 | 申请（专利权）人： | 无锡中星微电子有限公司 |
| 主分类号： | G06F15/163 | 分类号： | G06F15/163 |
| 代理公司： | 北京银龙知识产权代理有限公司 11243 | 代理人： | 郭海彬 |
| 地址： | 214028 中国江苏省无锡市新区长*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 处理器 实现 方法 | ||
1.一种处理器，包括主控处理器与协处理器，所述协处理器包括总线接口单元、处理器内核和存储单元；其特征在于，
所述总线接口单元和所述存储单元连接第一多路选通器，所述第一多路选通器通过信令总线连接所述处理器内核；
所述主控处理器用于：通过所述总线接口单元和所述第一多路选通器向所述处理器内核中输入预定功能的指令。
2.根据权利要求1所述的处理器，其特征在于，所述总线接口单元中包括：
内存模块，用于：存储来自所述主控处理器的所述预定功能的指令；
第一寄存器，用于：使所述第一多路选通器接通所述总线接口单元和所述处理器内核；
第二寄存器，用于：通知所述处理器内核执行来自所述内存模块的所述预定功能的指令。
3.根据权利要求2所述的处理器，其特征在于，
所述第二寄存器，还用于：在所述处理器内核执行完所述预定功能的指令后，通知所述处理器内核执行来自所述存储单元的指令；
所述第一寄存器，还用于：使所述第一多路选通器接通所述存储单元和所述处理器内核。
4.根据权利要求3所述的处理器，其特征在于，所述总线接口单元和所述处理器内核还连接第二多路选通器，所述第二多路选通器通过数据总线连接所述存储单元；
所述主控处理器还用于：通过所述总线接口单元和所述第二多路选通器获取所述存储单元的数据。
5.根据权利要求1所述的处理器，其特征在于，所述存储单元是SDRAM、RAM和/或寄存器。
6.根据权利要求1-5中任意一项所述的处理器，其特征在于，所述预定功能的指令是能使所述处理器内核进入低功耗状态的指令。
7.一种处理器的实现方法，所述处理器包括主控处理器与协处理器，所述协处理器包括总线接口单元、处理器内核和存储单元；其特征在于，所述实现方法包括：
步骤一，使所述总线接口单元和所述存储单元连接第一多路选通器，使所述第一多路选通器通过信令总线连接所述处理器内核；
步骤二，所述主控处理器通过所述总线接口单元和所述第一多路选通器向所述处理器内核中输入预定功能的指令。
8.根据权利要求7所述的实现方法，其特征在于，所述步骤二具体包括：
所述主控处理器将所述预定功能的指令写入所述总线接口单元的内存模块；
所述总线接口单元的第一寄存器使所述第一多路选通器接通所述总线接口单元和所述处理器内核；
所述总线接口单元的第二寄存器通知所述处理器内核执行来自所述内存模块的所述预定功能的指令；
在所述处理器内核执行完所述预定功能的指令后，所述第二寄存器通知所述处理器内核执行来自所述存储单元的指令；
所述第一寄存器使所述第一多路选通器接通所述存储单元和所述处理器内核。
9.根据权利要求7-8中任意一项所述的实现方法，其特征在于，所述预定功能的指令为使所述处理器内核进入低功耗状态的指令。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡中星微电子有限公司，未经无锡中星微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010109949.7/1.html，转载请声明来源钻瓜专利网。
