[发明专利]高吞吐率CABAC解码器设计方法无效
| 申请号: | 201010106491.X | 申请日: | 2010-02-04 |
| 公开(公告)号: | CN102148980A | 公开(公告)日: | 2011-08-10 |
| 发明(设计)人: | 杨华岚 | 申请(专利权)人: | 成都市世嘉电子实业有限公司 |
| 主分类号: | H04N7/26 | 分类号: | H04N7/26 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 610041 *** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 吞吐 cabac 解码器 设计 方法 | ||
1.一种高吞吐率CABAC解码器设计方法,其特征在于,包括如下步骤:
1)完成系统整体架构设计。
2)完成分析器设计。
3)完成交叉双堆栈设计。
2.如权利要求1所述的高吞吐率CABAC解码器设计方法,其特征在于所述步骤1)中系统整体架构设计,如下所述:
整体架构包含宏块解码级设计、残差数据级设计、宏块信息级设计这三部分。其中宏块解码级设计以分析器为主体,完成宏块信息访问、CABAC解码控制、分片头信息解码的功能。残差数据级设计的用途是解码出来的残差数据将被送往交叉双堆栈,并由交叉双堆栈将该数据重排序为光栅扫描顺序。宏块信息级设计完成系统信息控制、预测数据缓存及提取的功能。
3.如权利要求1所述的高吞吐率CABAC解码器设计方法,其特征在于所述步骤2)中分析器设计,如下所述:
分析器包括前向决策分析引擎和旁路分析引擎。前向决策分析引擎由2个常规决策解码引擎组成,可以在同一个时钟周期内解出2个二进制数据。当不需要同时解出2个语法元素SE时,就关闭前向决策分解,如mb_skip_flag这种情况;当第一个二进制数据等于设定值时,就使用前向决策分解。旁路分析引擎由4个相连的双列旁路分析引擎实现,在非0系数多或者大的时候使用,根据模式选择信号决定使用变化模式还是遇0中止模式。变化模式可以在一个时钟周期内解码1~4个二进制数据;遇0中止模式持续解码直到二进制数据的值为0。
4.如权利要求1所述的高吞吐率CABAC解码器设计方法,其特征在于所述步骤3)中交叉双堆栈设计,如下所述:
本发明的交叉双堆栈支持不同的扫描顺序,如帧编码的Zig-zag序列、场编码的场扫描序列、4x4变换序列和8x8变换序列,并且是各个排序功能在硬件上的共享。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都市世嘉电子实业有限公司,未经成都市世嘉电子实业有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010106491.X/1.html,转载请声明来源钻瓜专利网。





