[发明专利]用于FinFET的ESD保护

说明书

技术领域

本发明总的来说涉及一种用于静电放电(ESD)保护的电路，尤其涉 及一种用于在充电器件模式(CDM)放电期间半导体芯片中的鳍状场效应 晶体管(FinFET)的跨域(cross-domain)保护的电路。

背景技术

随着半导体技术尺寸的降低，鳍状场效应晶体管(FinFET)更加频繁 地用于半导体技术。不幸的是，由于FinFET的信道宽度相对较小，FinFET 通常更加容易经受由静电放电(ESD)事件所导致的设备故障。从而，需 要一种解决该问题的解决方案。

由于其物理结构，FinFET被认为是三维晶体管。FinFET的有源区(漏 极、沟道和源极)从FinFET所在的半导体衬底的表面伸出，非常像矩形盒。 此外，栅极结构通常在三个侧面但有时在两个侧面上围绕沟道。

由于当与类似尺寸的器件相比时FinFET具有相对更高的驱动电流以 及由于FinFET防止短沟道效应的普通能力，FinFET在更小的技术中具有 优势。由于栅极围绕沟道使得增加了沟道的有效宽度，所以FinFET通常具 有增加的驱动电流。增加的沟道宽度允许更大的驱动电流。此外，通过使 栅极围绕沟道，栅极可以更容易地抑制通过沟道的泄漏电流，由此降低短 沟道效应。

FinFET的优势使其被用于更小的技术，尤其是32nm以下，但用于更 小尺寸的折中已经导致在ESD事件期间对FinFET的故障增加的敏感性。 FinFET的有源区宽度远远小于对应技术尺寸的另一器件。当ESD事件发 生时，更小的宽度导致FinFET中电流密度的增加。例如，与平面体MOSFET 的约2mA/μm或平面SOI MOSFET的约1.4mA/μm相比，FinFET在器件故 障发生之前通常具有0.1mA/μm的最大值。电流密度的增加会导致电介质 栅极氧化物在有源区和栅极之间出现击穿，导致栅极和有源区之间的短路。 从而，FinFET可能会完全故障。

ESD事件通常被划分为三种不同的模式：人体模式(HBM)、机器模 式(MM)和充电器件模式(CDM)。在HBM下，通常人将使电荷存储 在他和她身上。然后，人将触摸半导体封装上的管脚，使得所存储的电荷 释放到半导体芯片。理想地，芯片中的电路将引导电流远离芯片上的内部 器件并且使电流泄漏至地。HBM通常为三种模式中的最小电压幅度，但是 通常持续时间最长。类似于HBM，在MM下，通常被认为是金属机器的 机器将使电荷存储在其上。机器将与半导体封装的管脚接触来释放存储的 电荷。再次，内部电路应该引导电流远离芯片中的组件并使其引导至地。 MM的电压幅度和持续时间通常在HBM和CDM之间。在CDM下，电荷 将积累在芯片本身上。芯片的内部电路尝试使电流引导至一些电源总线， 使得电流随后被引导远离芯片的其他内部器件并流出到封装上的管脚。 CDM通常具有最高的电压幅度以及最短的放电持续时间。

在此期间，当由于在ESD事件期间的高电压幅度放电而导致FinFET 易于器件故障时，CDM放电。从而，在现有技术中需要一种在CDM ESD 事件期间保护FinFET的器件。

发明内容

通过本发明的实施例，通常解决或避免了这些和其他问题，并且通常 实现了技术优点。

根据本发明的一个实施例，半导体器件包括：收发器电路，包括鳍状 场效应晶体管(FinFET)和第一接地总线；接收器电路，包括FinFET和第 二接地总线；以及传输总线，电连接接收器电路和收发器电路。接收器电 路和收发器电路均进一步包括静电放电(ESD)保护电路，静电放电保护 电路包括电连接至传输总线的平面晶体管。

根据本发明的另一实施例，半导体器件包括：传输总线、收发器、和 接收器。收发器包括第一电源总线、第一接地总线、包括电连接至传输总 线的FinFET的收发器运算电路以及包括平面晶体管的收发器ESD保护电 路，其中，第一平面晶体管电连接传输总线和第一电源总线，以及第二平 面晶体管电连接传输总线电连接和第一接地总线。接收器包括第二电源总 线、第二接地总线、包括电连接至传输总线的FinFET的接收器运算电路以 及包括平面晶体管的接收器ESD保护电路，其中，第三平面晶体管电连接 传输总线和第二电源总线，并且第四平面晶体管电连接传输总线和第二接 地总线。