[发明专利]提高分栅式闪存耐用性的擦除方法有效
| 申请号： | 201010102344.5 | 申请日： | 2010-01-28 |
| 公开（公告）号： | CN101783179A | 公开（公告）日： | 2010-07-21 |
| 发明（设计）人： | 顾靖;胡剑;吴小利;孔蔚然 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | G11C16/14 | 分类号： | G11C16/14 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑玮 |
| 地址： | 201203 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 提高 分栅式 闪存 耐用性 擦除 方法 | ||
1.一种提高分栅式闪存耐用性的擦除方法，所述闪存包括：半导体衬底，其 上具有间隔设置的源极区域和漏极区域，所述源极区域和漏极区域分别设置有 位线；字线，设置于所述源极区域和漏极区域之间；第一存储位单元，位于所 述字线与所述源极区域之间，所述第一存储位单元具有间隔设置的第一控制栅 和第一浮栅；第二存储位单元，位于所述字线与所述漏极区域之间，所述第二 存储位单元具有间隔设置的第二控制栅和第二浮栅；其中所述两个存储位单元 与所述字线之间、以及所述字线和所述半导体衬底之间均由隧穿氧化层隔开； 其特征在于，所述擦除方法包括：
在所述源极区域、漏极区域加不为零的电压VBL；在所述字线上加电压VWL＝ V0+0.6*VBL；所述第一控制栅、第二控制栅空接，其中V0为当源极区域、漏极 区域接地时施加到闪存的字线上的擦除电压。
2.根据权利要求1所述的提高分栅式闪存耐用性的擦除方法，其特征在于， 对所述源极区域、漏极区域施加的电压为1V、对所述字线施加的电压为11.6V。
3.根据权利要求1所述的提高分栅式闪存耐用性的擦除方法，其特征在于所 述两个控制栅为多晶硅控制栅，所述两个浮栅为多晶硅浮栅，所述字线为多晶 硅选择栅。
4.根据权利要求1所述的提高分栅式闪存耐用性的擦除方法，其特征在于 所述隧穿氧化层为氧化硅层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010102344.5/1.html，转载请声明来源钻瓜专利网。
