[发明专利]对数放大器

说明书

技术领域

本发明涉及放大器技术领域，特别涉及一种对数放大器。

背景技术

对数放大器，一般由多级放大器和多级整流器组成，比普通放大 器具有更宽的动态范围，能检测较宽输入范围的信号，且特别适合对 调频信号进行非线性放大。上述优点使得对数放大器得到广泛应用， 比如在通信系统中，通信节点往往用对数放大器来放大信号和检测信 道的空闲程度。

功耗和抗偏差能力是对数放大器的两项重要技术指标之一，现有 技术一中，通过采用折叠结构的减法器和放大器来降低对数放大器的 功耗，但整流器的功耗较大，且随工艺、供电电压和温度(Process， Voltage and Temperature，以下简称PVT)的变化偏差很大。

现有技术二中，设计了一种自偏置的恒跨导开环放大器和一种整 流器来提高抗PVT偏差能力。但对数放大器的功耗比较大，而且抗 PVT偏差的效果并不好。

现有技术三中，对数放大器的对数输出端和反馈电路均采用一阶 无源简单结构的低通滤波器。但是采用分立元件作滤波器会严重降低 芯片的集成度，如果在片内集成这样的滤波器，在CMOS工艺下， 电阻和电容都会随PVT的变化出现很大的偏差，导致滤波器的带宽 出现偏差。对于反馈回路，滤波器带宽的偏差会使得直流偏移无法有 效消除，或会造成反馈环路的不稳定；对于对数输出端的低通滤波器， 带宽的偏差会影响输出信号纹波特性和响应时间。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是提供一种对数放大器，以解决现有对 数放大器功耗大，抗PVT偏差能力低等缺陷。

(二)技术方案

为此，本发明提供的一种对数放大器，包括：

一个折叠结构的减法器，所述减法器的第一差分输入端与所述对 数放大器的差分输入端相连接；

N个折叠结构的放大器，N大于等于1，第一折叠结构的放大器的 差分输入端与所述减法器的差分输出端相连接，第N折叠结构的放大 器的差分输入端与第N-1折叠结构的放大器的差分输出端相连接，第 N折叠结构的放大器的差分输出端与所述对数放大器的差分输出端 相连接；所述减法器的第一偏置电压输入端、各个所述折叠结构的放 大器的第一偏置电压输入端与所述对数放大器的第一偏置电压输入 端相连接，所述减法器的第二偏置电压输入端、各个所述折叠结构的 放大器的第二偏置电压输入端与所述对数放大器的第二偏置电压输 入端相连接；

N+2个电流减法器结构的整流器，第一整流器的差分输入端与所 述对数放大器的差分输入端相连接，第二整流器的差分输入端与所述 减法器的差分输出端相连接，第三整流器的差分输入端与所述第一折 叠结构的放大器的差分输出端相连接，第N+2整流器的差分输入端与 所述第N折叠结构的放大器的差分输出端相连接；各个所述整流器的 第一偏置电压输入端与所述对数放大器的第三偏置电压输入端相连 接，各个所述整流器的第二偏置电压输入端与所述对数放大器的第四 偏置电压输入端相连接，各个所述整流器的输出端与所述对数放大器 的对数输出端相连接；

第一可变电容阵列，连接所述对数放大器的对数输出端和电源；

第二可变电容阵列，所述第二可变电容阵列的两端与所述减法器 的第二差分输入端相连接，所述第二可变电容阵列的控制字输入端与 所述第一可变电容阵列的控制字输入端相连接后，连接到所述对数放 大器的控制字输入端；

第一电阻阵列，连接所述对数放大器的对数输出端和电源；

第二电阻阵列，连接所述减法器的第二差分输入端的同相输入端 和所述第N折叠结构的放大器的差分输出端的同相输出端；

第三电阻阵列，连接所述减法器的第二差分输入端的反相输入端 和所述第N折叠结构的放大器的差分输出端的反相输出端。

还包括：

时间常数校正电路，所述时间常数校正电路的控制字输出端与所 述第一电容阵列的控制字输入端和第二电容阵列的控制字输入端相 连接。

在上述技术方案中，各个所述可变电容阵列均包括：