[发明专利]掩膜版缺陷的判断方法及判断系统

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及一种掩膜版缺陷的判断方法及判断系统。

背景技术

在半导体制造领域，光刻是形成集成电路图形的重要工序。所述工序包括：首先在晶片(die)上涂覆一层光刻胶，然后在光刻装置对具有基准图形的掩膜版(mask)进行曝光，将掩膜版上的基准图形转移到光刻胶上，最后通过显影液与光刻胶反应，在晶片上形成对应的图形。

作为光刻工艺中的基准图形，掩膜版对光刻以及后续的工序起着重要的影响。当掩膜版上出现了污染或损坏时，就会破坏基准图形。所述破坏后的基准图形会通过曝光、显影以及后续刻蚀工艺而转移到数以万计的晶片上，造成晶片上的图形并不与基准图形完全一致，使晶片上的图形产生缺陷。因此对掩膜版质量的控制就成为控制半导体成品率的重要环节。并且随着流程上的使用，掩膜版出现缺陷的概率也随之增加，所以及时发现掩膜版的缺陷对于控制至关重要。

现有技术常常由良率工程师通过人工观察掩膜版的基准图形的方式，判断掩膜版是否出现污染或损坏。工作量大且判断时间长。

申请号为200610148090.4的中国专利申请中提供了一种使用检验机台判断掩膜版的方法。但掩膜版的无重复性决定了掩膜版上的缺陷所处的图形环境的多样性，检验机台上仅有的几种缺陷检验设定很难适合于每一片掩膜版。

发明内容

本发明解决的问题是提供一种掩膜版缺陷的判断方法及判断系统，用于判断掩膜版上的缺陷。

为解决上述问题，本发明提供了一种掩膜版缺陷的判断方法，包括：

提供具有图形的掩膜版及不同晶片，将所述掩膜版图形转移至所述不同晶片上；

获取所述晶片的图形，判断晶片上是否具有缺陷及缺陷所在晶片上的位置；

提供位置阈值，对出现在不同晶片上的缺陷的位置进行比较，若位于不同晶片上的缺陷的位置差小于所述位置阈值，则判断所述这些缺陷位于同一区域内；

提供预定值，统计位于同一区域内的缺陷所在晶片的数量，若超过所述预定值，则判断所述掩膜版的相应位置上具有缺陷。

可选的，所述位置差的计算方法为欧几里得距离计算方法。

可选的，欧几里德距离计算方法的计算规则为平均距离规则、最远距离规则或最短距离规则。

可选的，所述位置阈值的范围为8μm～12μm。

可选的，所述预定值为不小于2的整数。

可选的，所述预定值为4。

本发明还提供一种如所述掩膜版缺陷的判断方法形成的掩膜版缺陷判断系统，包括：

光刻单元：将掩膜版的图形转移至不同晶片上；

扫描单元：对所述不同晶片逐一进行图形扫描，获取所述晶片的图形，判断晶片上是否具有缺陷及缺陷所在晶片上的位置，并将所述缺陷的位置信息传输至处理单元；

处理单元：内部设置有位置阈值和预定值；接收所述缺陷的位置信息，并对出现在不同晶片上的缺陷位置进行作差，若位于不同晶片上的缺陷的位置差小于所述位置阈值，则判断所述缺陷位于同一区域内；统计位于同一区域内的缺陷所在晶片数量并与所述预定值进行比较判断，若同一区域内的缺陷所在晶片数量超过所述预定值，则判断所述掩膜版的相应位置上具有缺陷。

可选的，所述位置阈值的范围为8μm～12μm。

可选的，所述预定值为不小于2的整数。

可选的，所述预定值为4。

与现有技术相比，上述技术方案具有以下优点：通过分析晶片上的缺陷及其位置，迅速判断出掩膜版的缺陷及其位置，以避免掩膜版影响后续的晶片，能够降低晶片的不良品几率；

通过所述掩膜版缺陷判断系统可以实现在线对掩膜版的缺陷进行判断的功能，及时判断出缺陷掩膜版，精确判断效果，提高判断效率。

附图说明

图1是本发明掩膜版缺陷的判断方法流程示意图；

图2至图8为本发明一个实施例的掩膜版缺陷的判断方法示意图。

具体实施方式

本发明通过分析晶片上的缺陷位置，迅速判断出掩膜版是否具有缺陷及缺陷所在位置，以避免掩膜版影响后续的晶片，能够降低晶片的不良品几率；通过所述掩膜版缺陷判断系统可以实现在线对掩膜版的缺陷进行判断的功能，及时判断出缺陷掩膜版，精确判断效果，提高判断效率。

为使本发明的上述目的，特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

图1是本发明一个实施例的重复性缺陷判断方法流程示意图，包括：

执行步骤S101，提供具有图形的掩膜版及不同晶片，将所述掩膜版图形转移至所述不同晶片上；