[发明专利]具有双金属栅极的半导体器件以及制造方法

说明书

技术领域

本发明涉及半导体器件，更具体地，涉及具有双金属栅极结构的互补 金属氧化物半导体(CMOS)器件及其制造方法。

背景技术

金属栅极和高k栅极电介质在先进CMOS器件中的引入要求双栅极电 介质和双金属栅极的集成实现目标CMOS性能。然而，双电介质和双金属 栅极的集成引入附加的光刻步骤和工艺复杂性，这使得制造成本增加。

然而，具有双功函数金属栅极的半导体晶体管的集成是困难的。例如， 很难控制金属的功函数。

在同时具有PMOS和NMOS晶体管的半导体器件中有利地使用双功 函数栅极。需要能够使PMOS和NMOS晶体管都最优操作的一些功函数。 对于金属栅电极而言，最优功函数根据其是用于形成NMOS晶体管还是用 于形成PMOS晶体管而不同。由于该原因，当使用同一材料来制造NMOS 和PMOS晶体管的金属栅电极时，栅电极不会显示出对于两种类型的器件 所希望的功函数。可以通过单独地由第一材料形成NMOS晶体管的金属栅 电极且由第二材料形成PMOS晶体管的金属栅电极来解决该问题。第一材 料可确保对于NMOS栅电极可接受的功函数，而第二材料可确保对于 PMOS栅电极可接受的功函数。

图1是在其上并入有双金属栅极结构的常规CMOS晶体管的截面图。 该CMOS晶体管包括典型地形成在n阱(未示出)中的PMOS晶体管区 域10P和形成在p阱(未示出)中的NMOS晶体管区域10N。衬底1具 有第一导电类型的第一阱和第二导电类型的第二阱。第一阱和第二阱通过 衬底中的浅沟槽隔离(STI)13而彼此隔离，从而使PMOS晶体管区域10P 与NMOS晶体管区域10N分隔。在PMOS晶体管区域10P和NMOS晶 体管区域10N二者之上的半导体衬底1的表面上沉积栅极电介质15。如上 面所建议的，CMOS晶体管还以第一金属栅极导体16a和第二金属栅极导 体16b的形式并入有双金属栅极导体。在PMOS区域10P之上的栅极电介 质15上沉积和形成第一金属栅极导体16a。在NMOS区域10N之上的栅 极电介质16b上分隔地沉积和形成第二金属栅极导体16b。在第一和第二 金属栅极导体16a和16b上沉积和形成多晶硅电极17。然而，用于形成这 样的双金属栅极器件的已知工艺是复杂且昂贵的。

在例如美国专利No.6974764中也公开了用于制造具有金属栅电极的 半导体器件的方法，在此通过参考并入其整个内容。该方法包括在衬底上 形成电介质层以及在电介质层的第一部分上形成第一金属层，使得电介质 层的第二部分暴露。在第一金属层和电介质层的第二部分上形成第二金属 层之后，在第二金属层上形成掩蔽层。

同样参见Brask等人于2003年11月6日提交的名称为“Method For Making A Semiconductor Device Having A Metal Gate Electrode”的美国 专利No.6974764、Gilmer等人于2003年3月27日提交的名称为“Method For Fabricating Dual-Metal Gate Device”的美国专利No.6972224B2以及 Hsu等人于2008年4月9日提交的名称为“Semiconductor Devices With Dual-Metal Gate Structures And Fabrication Methods Thereof”的美国专 利申请公开No.2008/01888044A1，在此通过参考并入其整个内容。

发明内容

因此，本发明旨在一种具有双金属栅极和高k栅极电介质的半导体器 件，其是成本有效的且与CMOS加工技术兼容，并且允许通过利用具有希 望的功函数的金属材料/层调制而提高NFET和PFET二者的性能。本发明 还旨在制造该器件的方法。NFET区域包括La或La₂O₃，并且PFET区域 还包括SiGe和Al或Al₂O₃以及La或La₂O₃。

附图说明

图1是具有双金属栅极结构的常规CMOS晶体管器件的侧截面示意 图。

图2A-9是示出根据本发明的优选实施例制造具有双金属栅极结构的 半导体器件的步骤的侧截面示意图(未按比例绘制)。