[发明专利]半导体器件及其制造方法、内置该半导体器件的多层基板

说明书

技术领域

本发明涉及半导体器件及其制造方法，以及内置了半导体器件的多层 基板(multi layer substrate)。

背景技术

作为对马达等的负荷进行驱动的变换器(inverter)控制用的元件等所 使用的半导体器件，有HVIC(High Voltage Integrated Circuit：高压集成电 路)。该HVIC对用于驱动负荷的逆变器内所具备的动力设备进行控制。

如图55所示，以往，逆变器的驱动中使用了HVIC107，该HVIC107 包括进行马达100的驱动的高电位基准栅极驱动电路103和低电位基准栅 极驱动电路104，而且在它们之间设置了电平位移(level shift)元件105a、 105b以及控制电路106，所述高电位基准栅极驱动电路103相当于对逆变 器电路101的高压侧的IGBT102a进行驱动的高电位基准电路，所述低电位 基准栅极驱动电路104相当于对低压侧的IGBT102b进行驱动的低电位基 准电路。在该HVIC107中，通过电平位移元件105a、105b进行信号传递， 进行高电位基准电路和低电位基准电路中的基准电压的电平位移。为了实 现逆变器的小型化，这样的HVIC107已经发展为单片化(HVIC化)，图 55所示的HVIC107也是由一个芯片构成的。

然而，在将高电位基准电路和低电位基准电路构成为单片化的 HVIC107中，存在在高电位基准电路和低电位基准电路之间发生电位的干 涉、电路发生误动作的问题。因此，以往，使用了pn结隔离结构、介质隔 离结构、SOI(Silicon On Insulator：绝缘体上硅)基板的沟槽隔离(trench isolation)结构(例如，参照专利文献1)等来进行元件隔离。但是，由于 需要使驱动高电位基准电路的IGBT102a的输出部的电位成为作为高电压 侧的基准的假想GND电位，但在上述的任一种元件隔离结构中，电平位移 中从低电位(例如0V)向高电位(例如750V)切换时会以数十kV/μsec 的快速上升速度产生高电压(例如超过1200V的电压)，从而产生大的电 位振幅。很难避免该上升的快速高电压浪涌(surge)(以下，将电压上升 与上升时间之比高的情况称为dv/dt浪涌)给电路带来误动作。

专利文献1：日本特开2006-93229号公报

在上述的元件隔离结构中，使用了SOI基板的沟槽隔离结构抗噪声 (noise)的能力最强，作为元件隔离来讲势垒(potential)最高。然而，在 使用了SOI基板的沟槽隔离结构的HVIC中，也有如下的问题：在施加了 dv/dt浪涌时通过支撑基板而电位发生干涉，产生对配置在支撑基板和半 导体层(SOI层)之间的绝缘层所形成的寄生容量进行充放电的位移电流， 从而使电路发生误动作。图56是表示发生位移电流的样子的HVIC的剖视 图。如该图所示，例如，发生的位移电流的路线是：从在半导体层111上 形成的高电位基准电路部HV的成为假想GND电位的部位开始，经由绝缘 层113流向支撑基板112后，再经由绝缘层113流入低电位基准电路部LV 的成为GND电位的部位。

这样的问题可以通过增厚绝缘层的厚度减少寄生容量、或者降低支撑 基板112侧的杂质浓度而成为高电阻从而降低位移电流的传输来进行抑制， 但在集成了高放大率的放大器电路等的情况下很小的位移电流就会成为误 动作的原因，因此很难完全解决该问题。

发明内容

本发明是鉴于上述问题而作出的，目的在于提供一种半导体器件的制 造方法及半导体器件，以及内置了该半导体器件的多层基板，在同一芯片 上具有低电位基准电路部和高电位基准电路部的结构中，能够抑制因dv/ dt浪涌而产生使寄生容量充放电的位移电流。