[发明专利]半导体器件及其制造方法、内置该半导体器件的多层基板有效

申请号：	201010002979.8	申请日：	2010-01-15
公开（公告）号：	CN101794708A	公开（公告）日：	2010-08-04
发明（设计）人：	千田厚慈;白木聪;前田幸宏;广濑伸一;藤井哲夫;中野敬志	申请（专利权）人：	株式会社电装
主分类号：	H01L21/00	分类号：	H01L21/00;H01L21/77;H01L21/50;H01L21/60;H01L27/02;H01L23/12;H01L23/48;H01L23/13;H01L23/367
代理公司：	永新专利商标代理有限公司 72002	代理人：	许玉顺;胡建新
地址：	日本***	国省代码：	日本;JP
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体器件及其制造方法内置多层
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种半导体器件(1)的制造方法，其特征在于，包括：

准备晶片的工序，所述晶片由依次层叠支撑基板(29)、绝缘层(8a)、半导体层(7a)的SOI基板(30)构成；

在半导体层(7a)的主面表层部形成电路部的工序，该电路部包括低电位基准电路部(LV)和高电位基准电路部(HV)，低电位基准电路部(LV) 将第1电位作为基准电位进行动作，高电位基准电路部(HV)将第2电位作为基准电位进行动作，第2电位比第1电位高，低电位基准电路部(LV) 与高电位基准电路部(HV)之间进行信号的收发；

在电路部形成后，除去SOI基板(30)的支撑基板(29)的工序；

在除去支撑基板(29)后，以绝缘构件(3)与电路部相对的方式，将绝缘构件(3)固定在半导体层(7a)的背面的工序；

在固定绝缘构件(3)后，切割晶片，从而使该晶片分割成多个包含低电位基准电路部(LV)以及高电位基准电路部(HV)的芯片的工序；

以第1导电构件(4a、62、64、65)与低电位基准电路部(LV)的至少一部分相对的方式，将第1导电构件(4a、62、64、65)配置在绝缘构件(3)上，以第2导电构件(4b、62、64、65)与高电位基准电路部(HV) 的至少一部分相对的方式，将第2导电构件(4b、62、64、65)配置在绝缘构件(3)上的工序，第1导电构件(4a、62、64、65)被施加的电位与第2导电构件(4b、62、64、65)被施加的电位不同；以及，

将第1导电构件(4a、62、64、65)与被施加第1电位的低电位基准电路部(LV)的第1部分电连接，将第2导电构件(4b、62、64、65)与被施加第2电位的高电位基准电路部(HV)的第2部分电连接的工序。

2.根据权利要求1所述的半导体器件(1)的制造方法，其特征在于，

形成电路部的工序具有在半导体层(7a)的主面表层部，与低电位基准电路部(LV)以及高电位基准电路部(HV)一起形成电平位移电路部(LS) 的工序，

电平位移电路部(LS)至少具有1个电平位移元件(105a、105b)，所述电平位移元件(105a、105b)用于在低电位基准电路部(LV)和高电位基准电路部(HV)之间进行基准电位的电平位移，

在切割的工序中，电路部和电平位移电路部(LS)被包含在芯片中。

3.根据权利要求2所述的半导体器件(1)的制造方法，其特征在于，还包括：

在绝缘构件(3)上配置至少1个第3导电构件(4c)，并且使所述第 3导电构件(4c)与电平位移电路部(LS)的至少一部分相对的工序；以及

使第3导电构件(4c)和电平位移电路部(LS)电连接的工序。

4.根据权利要求3所述的半导体器件(1)的制造方法，其特征在于，

电平位移电路部(LS)具有串联地接合的多个电平位移元件(105a、 105b)，

在绝缘构件(3)上配置有多个第3导电构件(4c)，

各第3导电构件(4c)以与对应的电平位移元件(105a、105b)相对的方式，配置在绝缘构件(3)上，