[发明专利]数据输入/输出电路和具有该电路的半导体存储装置

说明书

相关申请的交叉引用

根据35U.S.C.§119(a)，本申请要求于2009年10月30日向韩国知识产权局提交的韩国申请No.10-2009-0104471的优先权，其全部内容通过引用合并在本文中，如同全部列出。

技术领域

本发明的各种实施例总的来说涉及半导体存储装置，具体地说涉及半导体存储装置的数据输入/输出。

背景技术

半导体存储装置通过执行写入操作和读出操作来输入和输出数据。读出操作指的是这样的操作：将存储在存储器组中的数据传输到全局输入/输出线上，并将所传输的数据通过数据焊盘向外输出。写入操作指的是这样的操作：将通过数据焊盘输入的数据传输到全局输入/输出线上，并将传输到全局输入/输出线的数据存储在存储器组中。这样，通过全局输入/输出线执行外部设备与半导体存储装置之间的数据输入/输出。

图1是典型的半导体存储装置的结构的示意图。参考图1，半导体存储装置1包括两个芯片。半导体存储装置1可以通过第一芯片和第二芯片来执行输入/输出操作。半导体存储装置1可具有两倍于由一个芯片构成的半导体存储装置的存储容量。半导体存储装置1使用芯片选择命令信号来控制第一和第二芯片的操作。第一芯片通常被称为第一列(rank)Rank0，而第二芯片被称为第二列Rank1。响应于芯片选择命令信号，半导体存储装置1确定是通过第一列Rank0还是通过第二列Rank1来执行数据输入/输出操作。

在图1中，典型的半导体存储装置1由第一列Rank0和第二列Rank1构成，第一列Rank0包括第一输入/输出驱动器10、第一全局输入/输出线GIO1、第一数据输入/输出部分30以及第一数据焊盘DQ0，第二列Rank1包括第二输入/输出驱动器20、第二全局输入/输出线GIO2、第二数据输入/输出部分40以及第二数据焊盘DQ1。第一数据焊盘DQ1和第二数据焊盘DQ2相互连接使得第一列Rank0和第二列Rank1可以构成一个半导体存储装置1。在第一列Rank0中，存储在第一列Rank0的存储器组中的数据经由第一输入/输出驱动器10而被放大并经由第一全局输入/输出线GIO1而被传输。经第一全局输入/输出线GIO1传输的数据经第一数据输入/输出部分30以及第一数据焊盘DQ0而被输出。另外，从外部设备输入的数据由第一数据输入/输出部分30放大并经第一全局输入/输出线GIO1而被传输，而经第一全局输入/输出线GIO1传输的数据经第一输入/输出驱动器10存储在存储器组中。

类似地，在第二列Rank1中，存储在第二列Rank1的存储器组中的数据经第二输入/输出驱动器20而被放大并经第二全局输入/输出线GIO2而被传输，经第二全局输入/输出线GIO2传输的数据经第二数据输入/输出部分40以及第二数据焊盘DQ1而被输出。另外，从外部设备输入的数据由第二数据输入/输出部分40放大并经第二全局输入/输出线GIO2而被传输，而经第二全局输入/输出线GIO2传输的数据经第二输入/输出驱动器20存储在存储器组中。

第一输入/输出驱动器10和第二输入/输出驱动器20分别包括写入驱动器11、21以及读出检测放大器12、22。写入驱动器11、21参与写入操作即数据输入，而读出检测放大器12、22参与读出操作即数据输出。

第一输入/输出部分30和第二输入/输出部分40分别包括数据缓冲器31和41、数据对齐单元32和42、写入检测放大器33和43、管道锁存单元34和44、数据触发单元35和45、以及读出驱动器36和46。数据缓冲器31和41、数据对齐单元32和42、以及写入检测放大器33和43参与写入操作，而管道锁存单元34和44、数据触发单元35和45、以及读出驱动器36和46参与读出操作。在第一列Rank0中，经数据焊盘DQ0输入的数据由数据缓冲器31放大，放大的数据由数据对齐单元32对齐，对齐的数据由写入检测放大器33放大，而放大的数据被传输至第一全局输入/输出线GIO1。管道锁存单元34存储经第一全局输入/输出线GIO1传输的数据，而数据触发单元35与时钟信号同步地输出所存储的数据。输出的数据由读出驱动器36放大，放大的数据被传输至数据焊盘DQ0。第二列Rank1的第二数据输入/输出部分40可以与第一列Rank0相同的方式工作。