[发明专利]数据输入/输出电路和具有该电路的半导体存储装置

权利要求书

1.一种数据输入/输出电路，包括：

列选择部分，被配置为响应于芯片选择信号，选择性地连接到第一列和第二列中的一个，并向所连接的列输出数据或从所连接的列接收数据；以及

数据输入/输出部分，被配置为在读出操作期间，将从所述列选择部分传输来的数据经数据焊盘输出至外部设备，并在写入操作期间将输入至所述数据焊盘的数据输出至所述列选择部分。

2.如权利要求1所述的数据输入/输出电路，其中，所述列选择部分在所述芯片选择信号选择第一列时输出从第一列传输来的数据，在所述芯片选择信号选择第二列时输出从第二列传输来的数据。

3.如权利要求1所述的数据输入/输出电路，其中，所述列选择部分在所述芯片选择信号选择第一列时将所述数据输入/输出部分的输出传输至第一列，在所述芯片选择信号选择第二列时将所述数据输入/输出部分的输出传输至第二列。

4.如权利要求1所述的数据输入/输出电路，其中，第一列经第一数据输入/输出线被连接至所述列选择部分，第二列经第二数据输入/输出线被连接至所述列选择部分。

5.如权利要求1所述的数据输入/输出电路，其中，所述芯片选择信号包括通过对从所述外部设备输入的命令信号进行缓冲而产生的信号。

6.一种半导体存储装置，包括：

连接至第一列的第一数据输入/输出线；

连接至第二列的第二数据输入/输出线；以及

共享数据输入/输出部分，被配置为在读出操作期间，响应于芯片选择信号，将从第一数据输入/输出线和第二数据输入/输出线中的一个传输来的数据经数据焊盘输出，和在写入操作期间，响应于所述芯片选择信号，将经所述数据焊盘输入的数据传输至第一数据输入/输出线和第二数据输入/输出线中的一个。

7.如权利要求6所述的半导体存储装置，其中，所述共享数据输入/输出部分包括：

列选择单元，被配置为响应于所述芯片选择信号来选择第一数据输入/输出线和第二数据输入/输出线中的一个；以及

数据输入/输出单元，被配置为在读出操作期间接收所述列选择单元的输出，并将所接收的数据经所述数据焊盘输出，在写入操作期间将经所述数据焊盘输入的数据输出至所述列选择单元。

8.如权利要求7所述的半导体存储装置，其中，所述列选择单元在所述芯片选择信号选择第一列时输出从第一数据输入/输出线传输来的数据，和在所述芯片选择信号选择第二列时输出从第二数据输入/输出线传输来的数据。

9.如权利要求7所述的半导体存储装置，其中，所述列选择单元在所述芯片选择信号选择第一列时将数据输入/输出单元的输出传输至第一数据输入/输出线，和在所述芯片选择信号选择第二列时将数据输入/输出单元的输出传输至第二数据输入/输出线。

10.如权利要求6所述的半导体存储装置，其中，所述芯片选择信号包括通过对从外部设备输入的命令信号进行缓冲而产生的信号。

11.一种半导体存储装置，包括：

连接至第一列的第一数据输入/出线；

连接至第二列的第二数据输入/输出线；

读出选择部件，被配置为在读出操作期间被激活，并且响应于芯片选择信号被连接至第一数据输入/输出线和第二数据输入/输出线中的一个；

数据输出部件，被配置为将从所述读出选择部件输出的数据经数据焊盘输出；

写入选择部件，被配置为在写入操作期间被激活，并且响应于所述芯片选择信号被连接至第一数据输入/输出线和第二数据输入/输出线中的一个；以及

数据输入部件，被配置为将经所述数据焊盘输入的数据输出至所述写入选择部件。

12.如权利要求11所述的半导体存储装置，其中，所述读出选择部件在所述芯片选择信号选择第一列时被连接至第一数据输入/输出线，在所述芯片选择信号选择第二列时被连接至第二数据输入/输出线。

13.如权利要求11所述的半导体存储装置，其中，所述写入选择部件在所述芯片选择信号选择第一列时被连接至第一数据输入/输出线，在所述芯片选择信号选择第二列时被连接至第二数据输入/输出线。

14.如权利要求11所述的半导体存储装置，其中，所述芯片选择信号包括通过对从外部设备输入的命令信号进行缓冲而产生的信号。