[发明专利]快闪记忆体及其制造方法与操作方法

说明书

技术领域

本发明涉及一种快闪记忆体及其制造方法与操作方法，特别是涉及一种可以避免第二位元效应(second bit effect)以及提高元件效能的快闪记忆体及其制造方法与操作方法。

背景技术

非易失性记忆体由于具有存入的资料在断电后也不会消失的优点，因此许多电器产品中必须具备此类记忆体，以维持电器产品开机时的正常操作。特别是，快闪记忆体(flash memory)由于具有可多次进行资料的存入、读取、抹除等操作，所以已成为个人电脑和电子设备所广泛采用的一种记忆体元件。

氮化物快闪记忆体(nitride-based flash memory)为目前常见的一种快闪记忆体。在氮化物快闪记忆体中，利用由氧化物层-氮化物层-氧化物层所构成的电荷捕捉结构(即熟知的ONO层)可储存二位元的资料。一般来说，二位元的资料可分别储存于电荷捕捉结构中的氮化物层的左侧(即左位元)或右侧(即右位元)。

然而，在氮化物快闪记忆体中存在着第二位元效应，即当对左位元进行读取操作时，会受到右位元的影响，或当对右位元进行读取操作时，会受到左位元的影响。此外，随着记忆体尺寸逐渐缩小，第二位元效应更为显著，因而影响了记忆体的操作裕度(operation window)与元件效能。

由此可见，上述现有的快闪记忆体及其制造方法与操作方法在方法及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般又没有适切的制造方法及操作方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的快闪记忆体及其制造方法与操作方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，提供一种快闪记忆体，其可以避免在操作时产生第二位元效应。

本发明的另一目的在于，提供一种快闪记忆体的制作方法，其可制造具有较大操作裕度的快闪记忆体。

本发明的再一目的在于，提供一种快闪记忆体的操作方法，其可以有效地提高元件效能。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种快闪记忆体，其包括：一基底，具有一突起部分；一电荷捕捉结构，配置于该基底上；一第一栅极与一第二栅极，分别配置于该突起部分二侧的该电荷捕捉结构上，其中该第一栅极与该第二栅极的顶面低于位于该突起部分的顶部上的该电荷捕捉结构的顶面；一第三栅极，配置于位于该突起部分的顶部上的该电荷捕捉结构上；以及一第一掺杂区与一第二掺杂区，分别配置于该突起部分二侧的该基底中。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的快闪记忆体，其更包括一介电层，配置于该第一栅极与该第三栅极之间以及该第二栅极与该第三栅极之间。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种快闪记忆体的制造方法，其包括以下步骤：提供一基底；

移除部分该基底，以形成一突起部分；在该突起部分二侧的该基底中分别形成一第一掺杂区与一第二掺杂区；在该基底上形成一电荷捕捉结构；在该突起部分二侧的该电荷捕捉结构上分别形成一第一导体层与一第二导体层，其中该第一导体层与该第二导体层的顶面低于位于该突起部分的顶部上的该电荷捕捉结构的顶面；以及在位于该突起部分的顶部上的该电荷捕捉结构上形成一第三导体层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的快闪记忆体的制造方法，其中在形成该第一导体层与该第二导体层之后以及在形成该第三导体层之前，更包括在该第一导体层与该第二导体层上形成一介电层。

前述的快闪记忆体的制造方法，其中所述的介电层的形成方法包括：在该基底上形成一介电材料层；以及进行一平坦化工艺，以移除部分该介电材料层，直到暴露出该电荷捕捉结构。

本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种快闪记忆体，其包括：一基底，具有一突起部分；一第一栅极与一第二栅极，分别配置于该突起部分二侧的该基底上；一第三栅极，配置于该突起部分上；一第一介电层，配置于该第三栅极与该突起部分之间；一电荷捕捉结构，配置于该第一栅极与该基底之间、该第一栅极与该第三栅极之间、该第二栅极与该基底之间以及该第二栅极与该第三栅极之间；以及一第一掺杂区与一第二掺杂区，分别配置于该突起部分二侧的该基底中。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。