[发明专利]控制时钟输入缓冲器

权利要求书

1.一种方法，其包含：

基于对时钟信号的双态切换的检测而控制缓冲器的电力消耗。

2.根据权利要求1所述的方法，其包括响应于减电状态而将所述缓冲器减电。

3.根据权利要求2所述的方法，其包括产生用以将所述缓冲器减电的信号。

4.根据权利要求3所述的方法，其包括使用触发器来复位锁存器以将所述缓冲器减电。

5.根据权利要求4所述的方法，其中所述锁存器为SR锁存器，且当所述时钟信号的双态切换的次数超过阈值时向所述SR锁存器提供信号。

6.根据权利要求5所述的方法，其包括从所述SR锁存器输出用以将所述缓冲器加电的信号。

7.根据权利要求1所述的方法，其包括对所述时钟信号的双态切换的预定次数进行计数以将所述缓冲器加电到较高电力消耗模式。

8.根据权利要求1所述的方法，其包括使用所述缓冲器将时钟信号提供到集成电路芯片。

9.根据权利要求8所述的方法，其包括使用所述缓冲器将时钟信号供应到低电力双数据速率2存储器。

10.一种集成电路，其包含：

集成电路芯片；

缓冲器，其用以将时钟信号供应到所述集成电路芯片；及

装置，其用以响应于对所述时钟信号的双态切换的检测而增加所述缓冲器的电力消耗。

11.根据权利要求10所述的电路，其中所述电路为存储器。

12.根据权利要求11所述的电路，其中所述电路为低电力双数据速率2存储器。

13.根据权利要求10所述的电路，其中所述装置包括用以对所述时钟信号的循环次数进行计数的检测器。

14.根据权利要求13所述的电路，其中所述电路进一步包括触发器，所述触发器耦合到所述检测器以在对所述预定循环次数进行计数时产生输出信号且将所述输出信号供应到所述缓冲器以启用所述缓冲器从而转变到增加的电力消耗模式。

15.根据权利要求14所述的电路，其进一步包括锁存器，所述锁存器耦合到所述缓冲器的输出且具有耦合到所述触发器以复位所述触发器的输出。

16.一种存储器，其包含：

存储器集成电路芯片；

缓冲器，其耦合到所述芯片，所述缓冲器用以将时钟信号供应到所述芯片；及

电路，其用以响应于所述时钟信号的双态切换而将所述缓冲器加电。

17.根据权利要求16所述的存储器，其中所述存储器为低电力双数据速率2存储器。

18.根据权利要求16所述的存储器，其中所述电路用以检测所述时钟信号的两次双态切换且作为响应而启用所述缓冲器。

19.根据权利要求16所述的存储器，其包括耦合到所述缓冲器的输出的DQ触发器。

20.根据权利要求19所述的存储器，其包括SR锁存器，所述SR锁存器耦合到所述电路且具有耦合到所述DQ触发器的输出的复位引脚。