[发明专利]包括缓冲器控制逻辑的信号处理系统、集成电路及其方法有效
| 申请号: | 200980160573.8 | 申请日: | 2009-07-20 |
| 公开(公告)号: | CN102473149A | 公开(公告)日: | 2012-05-23 |
| 发明(设计)人: | 阿利斯泰尔·罗伯逊;约瑟夫·奇尔切洛;马克·马约拉尼 | 申请(专利权)人: | 飞思卡尔半导体公司 |
| 主分类号: | G06F13/16 | 分类号: | G06F13/16;G06F5/00 |
| 代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 夏东栋;陆锦华 |
| 地址: | 美国得*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 包括 缓冲器 控制 逻辑 信号 处理 系统 集成电路 及其 方法 | ||
1.一种信号处理系统(100),包括缓冲器控制逻辑(142),其被设置成用于分配多个缓冲器(144)用于存储从至少一个存储器元件(160)提取的信息,其中,在接收到待缓冲的提取信息时,所述缓冲器控制逻辑(142)被设置成:
根据与顺序流相关联的第一分类和与流变化相关联的第二分类的至少一种,将待缓冲的所述信息分类;以及
当分配缓冲器(144)用于存储待缓冲的提取信息时,使得来自用于存储关于与顺序流相关联的所述第一分类的信息的多个缓冲器的相应缓冲器优先于用于存储关于与流变化相关联的所述第二分类的信息的缓冲器。
2.根据权利要求1所述的信号处理系统(100),其中,所述缓冲器控制逻辑(142)设置成,如果空缓冲器或用于存储未使用信息的缓冲器均不可用,则使得用于存储待缓冲的信息的缓冲器优先。
3.根据权利要求1所述的信号处理系统(100),其中,所述缓冲器控制逻辑(142)进一步设置成用于保持最小数目(SF_min)的最近分配的顺序流信息缓冲器。
4.根据权利要求3所述的信息处理系统(100),其中,所述缓冲器控制逻辑(142)进一步设置成用于追踪用于流变化提取的分支跨度,并且用于根据所追踪的分支跨度来调整用于所述最近分配的顺序流信息缓冲器的最小数目(SF_min)值。
5.根据权利要求3所述的信号处理系统(100),其中,能够通过在所述信号处理系统(100)的主设备(110,115)上执行的软件,配置用于所述最近分配的顺序流信息缓冲器的所述最小数目(SF_min)值。
6.根据权利要求1所述的信号处理系统(100),其中,在接收到关于流变化的提取信息时,所述缓冲器控制逻辑(142)被设置成根据用于待缓冲的所述信息的流变化跨度,将待缓冲的信息分类。
7.根据权利要求6所述的信号处理系统(100),其中,所述缓冲器控制逻辑(142)被设置成用于确定用于待缓冲的所述信息的流变化跨度,并且如果所确定的流变化跨度小于阈值跨度长度,则将所述信息分类为顺序流信息。
8.根据权利要求1的所述信号处理系统(100),其中,所述缓冲器控制逻辑(142)被设置成,在确定待替换的存储信息的适当分类时,分配用于存储所述适当分类的最近最少使用的信息的缓冲器(144)。
9.一种集成电路(105),包括所述权利要求1所述的缓冲器控制(142)。
10.一种用于缓冲信息的方法(400),所述方法包括:
接收待缓冲的信息(410);
根据与顺序流相关联的第一分类和与流变化相关联的第二分类的至少一种,将待缓冲的所述信息分类(415);以及
当分配用于存储待缓冲的提取信息的缓冲器时,使得用于存储关于与顺序流相关联的所述第一分类的信息的缓冲器,优先于用于存储关于与流变化相关联的所述第二分类的信息的缓冲器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200980160573.8/1.html,转载请声明来源钻瓜专利网。





