[发明专利]非易失性半导体存储器

权利要求书

1.一种非易失性半导体存储器，能通过多根位线对多个非易失性存储器单元同时写入，该非易失性半导体存储器具有：

M根数据线，根据列地址信号连接于所述多根位线，其根数少于所述位线的根数，其中M为2以上的整数；

漏极电压生成电路，生成所述多个非易失性存储器单元各自的漏极电压源的电压；

漏极电压供给线，连接所述漏极电压生成电路的输出；和

M个开关电路及M个开关控制电路，介于所述M根数据线和所述漏极电压供给线之间，

所述M个开关电路各自具有N个开关，其中N为1以上的整数，

所述M×N个开关各自具有第1端子和第2端子，该第1端子共同连接于所述M根数据线之中的对应的1根数据线，该第2端子共同连接于所述漏极电压供给线，

所述漏极电压供给线经由所述M×N个开关连接于所述M根数据线，由所述M个开关控制电路控制所述M×N个开关。

2.根据权利要求1所述的非易失性半导体存储器，其中，

构成所述M个开关电路的任意一个开关电路的N个开关，分别由彼此并联连接的一导电型晶体管构成，

在向所述M根数据线之中的对应的1根数据线应供给漏极电压的情况下，所述N个晶体管之中至少1个晶体管通过所对应的开关控制电路的控制而导通。

3.根据权利要求1所述的非易失性半导体存储器，其中，

构成所述M个开关电路的任意一个开关电路的N个开关，由彼此并联连接的P型晶体管和N型晶体管构成，

在向所述M根数据线之中的对应的1根数据线应供给漏极电压的情况下，所述P型晶体管或所述N型晶体管的其中之一通过所对应的开关控制电路的控制而导通。

4.根据权利要求1所述的非易失性半导体存储器，其中，

所述M个开关控制电路能按所述M根数据线的每1根数据线控制与所述M根数据线之中的对应的1根数据线连接的所述N个开关导通的组合。

5.根据权利要求1所述的非易失性半导体存储器，其中，

所述M个开关控制电路能按所述M根数据线的每1根数据线控制与所述M根数据线之中的对应的1根数据线连接的所述N个开关导通的期间。

6.根据权利要求1所述的非易失性半导体存储器，其中，

所述非易失性半导体存储器还具备：

读出电路，将所述M根数据线作为输入；和

状态保存电路，输入由所述读出电路输出的M个读出信号，

根据由所述状态保存电路输出的M个状态输出信号，控制所述M个开关电路。

7.根据权利要求6所述的非易失性半导体存储器，其中，

所述多个非易失性存储器单元各自能够存储通过反转源极漏极电压关系从而能写入的多位数据，

在通过一个方向的源极漏极电压施加进行第1位的写入时，读出通过相反方向的源极漏极电压施加进行写入的第2位的存储状态，将所读出的存储状态保存在所述状态保存电路中，

根据所述状态保存电路中所保存的存储状态，变更所述M个开关控制电路的控制方法。

8.根据权利要求6所述的非易失性半导体存储器，其中，

在对所述多个非易失性存储器单元写入时，读出进行写入的存储器单元的阈值电平状态，将所读出的阈值电平状态保存在所述状态保存电路中，

根据所述状态保存电路中所保存的阈值电平状态，变更所述M个开关控制电路的控制方法。