[发明专利]半导体集成电路的电源布线构造

说明书

技术领域

本发明涉及将配置于相互不同的布线层的电源布线之间用通孔(via)电连接的半导体集成电路的电源布线构造。

背景技术

在现有技术中，在半导体集成电路中，作为将配置于相互不同的两个布线层的两条电源布线之间用通孔电连接的构造，使用了多叠层孔(multi stack via)的电源布线构造被熟知。以下，利用图11，对该现有的电源布线构造进行说明。

图11表示LSI布线层的剖面图，图13表示其平面图。在这些图中，L1～L4是第1～第4布线层，51是配置于所述第1布线层L1的第1电源布线，52是配置于所述第4布线层L4的第4电源布线。在将第1电源布线51和第4电源布线52连接为1条电源布线时，在第2及第3布线层L2、L3中，配置有用于连接这两条电源布线51、52的第2布线53及第3布线54，在3个绝缘层I1～I3中分别配置有第1～第3通孔56、57、58。所述第2及第3布线53、54和第1～第3通孔56～58具有图13的俯视图所示的形状，通孔56～58是分别在图13的上下方向靠近排列了两个的多(在该图中为双)通孔，并且与该多通孔连接的布线53、54以从平面来观察所述双通孔时包含于其内部的方式，在纵向和横向较宽地形成。

并且，从图11可知，由位于1条垂直线上的第1通孔56、第2布线53、第2通孔57、第3布线54、第3通孔58，构成在同一垂直线上堆积起来的形状的1个多叠层孔，将该多叠层孔作为1个单元，在该图中形成了5个单元，通过它们来连接所述第1电源布线51和第4电源布线52，使其成为电连接的1条电源布线。

并且，在专利文献1中，通过计算在第1及第2电源布线51、52间流过的电流量，根据该电流量算出必要最小限度的单元的个数，并去掉不需要的通孔，由此来增加布线资源，如图11所例示的那样，在5个单元之间配置第2布线层L2的信号布线62，来提高布线效率，从而实现了布线性的提高。

另一方面，与所述电源布线构造不同，作为信号布线的连接构造，如非专利文献1所记载的那样，开发了无边通孔(borderless via)。该无边通孔是没有像所述图13所示的多通孔那样的作为在DFM(Design For Manufacture)方面作为主流的多余的较宽的布线区域的焊盘部分的通孔，通过半导体的制造工艺的进化，能够更精确地将通孔和布线形成于规定位置，因此是将通孔的纵向及横向的长度设定得大致等于与通孔连接的布线的纵向及横向的长度的通孔。

专利文献1：JP特开2003-86681号公报

非专利文献1：SEMI日本出版“半导体工艺教本”P362～363

另外，在所述半导体集成电路的电源布线构造中，配置许多多叠层孔的理由在于，为了IR-DROP对策和电迁移(electro-migration)(以下，称作EM)对策，为了减小到目标单元为止的电压下降、或消除通孔部分的断线。

但是，从与IR-DROP对策和EM对策不同观点的高集成化设计这个观点来看所述多叠层孔，将通孔周边的布线效率最大化、最佳化，仍然存在不充分的情况。利用图12对此进行详细说明。

图12是将所述图11中用○标记包围的区域中的多叠层孔及布线的一部分扩大后的图。在该图中，60表示布线轨道(track)。在该图中，表示了4条布线轨道60，尽管在多叠层孔间存在两条布线轨道60，但因为存在从布线部突出的较宽的焊盘(pad)部61、61，所以为了遵守与布线宽度相同的分离规则(separation rule)，在多叠层孔间只能通过1条布线62。

这从所述图13的俯视图来看则更加明显。在该图中，若使横向轨道为6条，纵向轨道为3条，则在多(在该图中为双)叠层孔附近，到接近的纵向及横向的布线轨道为止的分离宽度原本是到通孔58为止的距离So，但因为布线54的焊盘部61的存在，而成为比所述距离So短了焊盘部的长度的距离Sx，因此在纵向轨道中原本能够布线的轨道1、3也无法布线，在横向轨道中原本能够布线的轨道B、E也无法布线，结果能够使用于信号布线的布线资源原本能够在纵向确保2条、在横向确保4条，但被限制为在纵向0条、在横向2条。

发明内容