[发明专利]嵌入式存储器单元及其制造方法

说明书

技术领域

本发明公开的实施例一般涉及存储器单元，且尤其涉及嵌入式存储器架构。

发明背景

计算机存储器架构的有效性至少某种程序上取决于可多么快地访问存储器中存储的数据。由于处理芯片和片外存储器单元之间有限的通信带宽引起的存储器等待时间增加因此导致开发诸如嵌入式动态随机存取存储器或EDRAM之类的片上存储器架构。在一种形式的EDRAM中，存储器元件由单个晶体管和单个电容器制成，且因此通常被称为1T-1C存储器单元。

1T-1C混合存储器单元方法包括将电容器元件紧接于存取晶体管埋置在半导体衬底中，且电容器极板之一与晶体管的N+源/漏区接触。现有的1T-1C EDRAM单元利用电容器的底电极来与访问晶体管的N+源/漏区相接触，而顶电极通过从衬底上面落下的通孔/沟槽接触。

附图简述

根据结合附图中的各个附图来阅读以下具体描述将更好地理解公开实施例，附图中：

图1是根据本发明的实施例的嵌入式存储器单元的截面图；

图2是示出根据本发明实施例的制造嵌入式存储器单元的方法的流程图；

图3是示出根据本发明实施例的制造嵌入式DRAM单元的方法的流程图；以及

图4是根据本发明的另一个实施例的嵌入式存储器单元的截面图。

为了简明和清楚地说明，诸附图示出一般形式的结构，且可能省略了已知特征和技术的描述和细节以避免不必要地混淆本发明所描述的实施例的讨论。此外，附图中的各要素不一定按比例绘制。举例而言，相对于其它要素附图中一些要素的尺寸可被放大来帮助改善对本发明各实施例的理解。不同附图中的相同附图标记表示相同要素，而类似附图标记可能但不必表示类似要素。

说明书和权利要求中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)用于区别类似要素，而不一定用于描述特定先后或时间顺序。要理解，在适当情况下如此使用的这些术语可互换，例如使得本文所述的本发明实施例能够以不同于本文所述或所示的其它顺序来操作。类似地，如果本文所述的方法包括一系列步骤，本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所陈述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。此外，术语“包括”、“包含”、“具有”和其任意的其它变型旨在覆盖非排他的包含，使得包括一列要素的工艺、方法、制品或装置不必限于那些要素，但可包括本文中并未特意列出的或这些工艺、方法、制品或装置固有的其它要素。

在说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”等(如果有的话)用于描述的目的，且不一定用于描述永久的相对位置。应该理解如此使用的术语在适当情况下是可以互换的，使得本文所述的本发明的实施例例如能够以本文示出或以其它方式描述的方向以外的其它方向操作。如本文所使用的术语“耦合”被定义为电或非电方式的直接或间接连接。在本文中描述为彼此“相邻”的物体按照适于使用该短语的上下文可以在物理上彼此接触、彼此紧邻或彼此处于同一通用区域或区。在本文中短语“在一个实施例中”的出现不一定全指同一实施例。

具体实施方式

在本发明的一个实施例中，嵌入式存储器单元包括半导体衬底、具有至少部分地嵌入在半导体衬底中的源/漏区的晶体管以及至少部分地嵌入在半导体衬底中的电容器。电容器包括通过第一电绝缘材料彼此电隔离的第一电极和第二电极。第一电极电连接到半导体衬底，且第二电极电连接到晶体管的源/漏区。

如上所述，现有的1T-1C EDRAM单元电容器的典型构造是使电容器顶电极与从衬底上面落下的通孔或沟槽接触。这种架构需要较大的1T-1C单元面积以便容纳接触结构，而且还部分地由于增加本地互连密度而使得本地互连方案/工艺复杂化。起因于该架构的另一个问题是由于电容器极板(电极)和半导体之间的高接触电阻引起的降低的单元性能。

如以下详细解释的，本发明的实施例使得真正的“嵌入式”电容器可行，从而改进1T-1C混合技术的缩放性。作为示例，不需要形成与电容器的其它外部接触(经由晶体管接触网络或栅接触网络)。这不需要来自衬底上面的接触通孔/沟槽(用于电容器)，因此简化互连布局。此外，如以下详细描述的，本发明的实施例通过例如降低与电容器的接触电阻来实现改进的存储器单元性能。作为示例，这可通过匹配半导体掺杂(即对于PWELL不同的金属与N+源/漏的关系)的适当金属的选择来实现。