[发明专利]嵌入式存储器单元及其制造方法

权利要求书

1.一种嵌入式存储器单元，包括：

半导体衬底；

具有至少部分地嵌入在所述半导体衬底中的源/漏区的晶体管；以及

至少部分地嵌入在半导体衬底中的电容器，所述电容器包括通过第一电绝缘材料彼此电隔离的第一电极和第二电极，

其中：

所述第一电极电连接到半导体衬底；以及

所述第二电极电连接到所述晶体管的源/漏区。

2.如权利要求1所述的嵌入式存储器单元，其特征在于：

所述半导体衬底具有p型掺杂且所述源/漏区具有n型掺杂。

3.如权利要求2所述的嵌入式存储器单元，其特征在于：

所述第一电极包括具有高功函的金属。

4.如权利要求2所述的嵌入式存储器单元，其特征在于：

所述第二电极包括具有低功函的金属。

5.如权利要求1所述的嵌入式存储器单元，其特征在于：

所述电容器还包括位于第一电极和半导体衬底的部分之间的第二电绝缘材料。

6.如权利要求1所述的嵌入式存储器单元，其特征在于：

所述电容器还包括在半导体衬底与第一电极和第二电极中的至少一个之间的反应产物。

7.如权利要求1所述的嵌入式存储器单元，其特征在于：

第一电绝缘材料包括高k介电材料。

8.一种制造嵌入式存储器单元的方法，所述方法包括：

提供半导体衬底；

形成具有至少部分地嵌入在所述半导体衬底中的源/漏区的晶体管；

形成电容器，所述电容器具有：

至少部分地嵌入在半导体衬底中且电连接到半导体衬底的第一电极；

至少部分地嵌入在半导体衬底中且电连接到源/漏区的第二电极；以及

将所述第一电极和所述第二电极彼此电隔离的第一电绝缘材料。

9.如权利要求8所述的方法，其特征在于，还包括：

降低所述第一电极和半导体衬底之间的肖特基势垒高度。

10.如权利要求9所述的方法，其特征在于：

降低所述第一电极和半导体衬底之间的肖特基势垒高度包括：

如果半导体衬底具有p型掺杂则为第一电极选择具有高功函的金属；以及

如果半导体衬底具有n型掺杂则为第一电极选择具有低功函的金属。

11.如权利要求8所述的方法，其特征在于，还包括：

降低所述第二电极和源/漏区之间的肖特基势垒高度。

12.如权利要求11所述的方法，其特征在于：

降低所述第二电极和源/漏区之间的肖特基势垒高度包括：

如果源/漏区具有n型掺杂则为第二电极选择具有低功函的金属；以及

如果源/漏区具有p型掺杂则为第二电极选择具有高功函的金属。

13.如权利要求8所述的方法，其特征在于，还包括：

在第一电极和半导体衬底的部分之间形成第二电绝缘材料。

14.如权利要求8所述的方法，其特征在于，还包括：

在半导体衬底与第一电极和第二电极中的至少一个之间形成反应产物。

15.如权利要求14所述的方法，其特征在于：

形成反应产物包括进行半导体衬底与第一电极和第二电极中的至少一个的热退火。

16.一种制造嵌入式DRAM单元的方法，所述方法包括：

提供具有p型掺杂的半导体衬底；

形成具有至少部分地嵌入在所述半导体衬底中的源/漏区的晶体管，所述源/漏区具有n型掺杂；

在半导体衬底中形成沟槽；

在所述沟槽中沉积高功函金属，使得高功函金属电接触所述半导体衬底；

在沟槽中在所述高功函金属上沉积第一电绝缘材料；以及

在沟槽中在第一电绝缘材料上沉积低功函金属，使得低功函金属与高功函金属电隔离，且使得低功函金属电接触源/漏区。

17.如权利要求16所述的方法，其特征在于，还包括：

在高功函金属和半导体衬底的部分之间形成第二电绝缘材料。