[发明专利]具有静电放电保护结构的光刻掩模版

说明书

本申请要求于2008年10月31日提交的美国专利申请12/263,413的优先权。

背景技术

本发明涉及光刻掩模版(photolithographic reticle)，并且更特别地涉及具有静电放电保护结构的掩模版。

集成电路包含导电线和半导体器件结构的图案。这些图案化结构的宽度通常小于一微米。这类窄特征是利用光刻半导体制造技术加工的。

在典型光刻工艺中，被称为光刻掩模版(photolithographic reticle)或光掩模(photomask)的模板被用于将紫外光射线的图案压印到半导体晶片的表面上。图案化的紫外光被用于在晶片表面上的光敏光刻胶层中形成对应的图案。随后的工艺步骤被用于将光刻胶图案压印到下衬材料层上。例如，图案化的光刻胶层可以被用作蚀刻掩模以便蚀刻绝缘体层或金属层。图案化的光刻胶层也可以被用作注入掩模。

现代光刻使用步进-重复(step-and-repeat)平版印刷技术，其中晶片的一些部分被一次曝光一个。步进-重复光刻工具包含紫外光光源和聚焦光学器件。在操作过程中，期望的光刻掩模版被插入步进-重复工具中的支架内。然后该步进-重复工具被用于将掩模版的图案重复地投射到半导体晶片的表面上。

掩模版通常是由透明熔融石英衬底形成的。熔融石英在通常用于半导体制造操作中的短波长光下是透明的。通过沉积并图案化一层金属如铬合金来在熔融石英上形成不透明结构。在步进-重复光刻工具中，形成在熔融石英衬底的表面上的图案化铬合金(铬)结构被用于选择性地阻挡紫外光并由此在半导体晶片上形成期望的光图案。

熔融石英是不导电的，从而有可能在掩模版表面上的铬合金层中显现出静电荷。电荷可能由于操作者的处理而随时间积累。例如，操作者可能使其手指拂过掩模版的表面或其支架，或者可能将掩模版带到带电物体附近。静电荷也可能在掩模版清洁和掩模版检查操作等操作过程中产生。即使当被安装在步进-重复工具内时，掩模版也受到电场和静电荷源的影响。

随着掩模版上的静电荷电量积累，由于静电放电事件而对掩模版造成损伤的风险增加。特别是在相对金属结构之间具有窄缝隙的掩模版上，存在弧光放电的风险。放电事件可能通过蒸发或熔化掩模版上的铬合金而损伤掩模版。当在步进-重复工具中使用已经以此方式被损伤的掩模版时，该损伤可能导致布局错误。用受损掩模版加工的集成电路可能因此不能正确地起作用。

因此可能期望能够提供改进的方式来防止对在加工集成电路中所用的光刻掩模版的静电放电损伤。

发明内容

本发明提供具有静电放电保护特征的光刻掩模版。光刻掩模版可以由透明衬底如熔融石英上的金属结构如铬合金结构形成。在半导体加工操作过程中，掩模版可以被用在光刻工具如步进-重复平版印刷工具中。该掩模版可以被用于图案化集成电路上的层。

掩模版上的一些金属结构对应于当在步进-重复平版印刷工具中使用该掩模版时加工的集成电路上的晶体管和其他电子器件。这些金属器件结构可能易于被使用该掩模版过程中积累的静电荷损伤。例如，掩模版器件结构可以包含无金属环。如果静电荷在掩模版上积累，可能横跨该环形成较大的电场。这一电场可能导致该环附近的掩模版上的一部分金属蒸发或熔化。此类损伤可能导致利用该掩模版加工的集成电路中的制造缺陷。

为了防止此类损伤，可以在掩模版器件结构附近形成平衡环结构。平衡环结构可以被构建为比器件结构对静电放电更敏感，从而在静电放电的情况下，损伤被限制在不重要的掩模版部分。例如，平衡环结构可以被形成为在宽度上比附近器件结构环更窄的环。平衡环结构的额外特性例如它们的形状和尺寸也可以被选择以确保这些平衡环结构对静电放电更敏感。平衡环结构不被用于形成集成电路上的电路，但是可以帮助确保适应半导体加工设计规则。例如，平衡环结构可以帮助设计者遵守设计规则，这些设计规则确保多个特征不以可能不利地影响操作如蚀刻和化学机械抛光的方式被隔离开。

通过附图以及下面对优选实施例的详细描述，本发明的更多特征、其本质和各种优点将变得更见明显。

附图说明

图1是根据本发明的实施例可以使用光刻掩模版来加工集成电路的光刻步进-重复工具的示意图。

图2是根据本发明的实施例与使用掩模版加工半导体器件有关的示例步骤的流程图。

图3是已经被静电放电事件损伤的一部分掩模版的顶视图。

图4是已经提供有平衡模块以满足设计规则要求的常规掩模版的顶视图。

图5是用于设计集成电路并利用掩模版加工这些电路的常规步骤的流程图。