[发明专利]使用时钟抖动进行增益及带宽控制的数字控制振荡器的最佳抖动

权利要求书

1.一种数字锁相环(DPLL)，包含：

可调整的延迟线，配置为接收参考时钟与反馈时钟的至少其中之一作为输入，并且输出抖动信号；

相位与频率检测器(PFD)，配置为比较包含参考时钟信号与反馈时钟信号的时钟信号，其中所述时钟信号的至少之一为该抖动信号，来决定所述时钟信号之间的相位与频率差异；以及

数字控制振荡器(DCO)，配置为接收来自该PFD的稍早或稍后决定，并据此调整输出，其中该抖动信号分配跳动响应来增强该DPLL的整体操作。

2.如权利要求1所述的DPLL，其中该PFD包含转换函数，通过使用该延迟线来调制时钟输入的行为来进行线性化。

3.如权利要求2所述的DPLL，其中所述转换函数使能该PFD增益的控制。

4.如以上权利要求中任一项所述的DPLL，其中调整该增益，使得噪声功率形成为超过该DPLL的环路带宽的较高频率。

5.如以上权利要求中任一项所述的DPLL，其中在该DPLL内注入跳动，让该DPLL的行为更受控制并且可预测，同时改善相关频带内该DPLL的跳动性能。

6.如以上权利要求中任一项所述的DPLL，其中该可调整的延迟线包含多个阶段，使用来自该DCO和该PFD的其中至少之一的反馈所导出的延迟线控件来控制。

7.如以上权利要求中任一项所述的DPLL，其中每一阶段都包含多个缓冲器，其中根据延迟范围信号启动所述缓冲器。

8.如以上权利要求中任一项所述的DPLL，还包含行列控制区块，配置为驱动该DCO的变容器，使得该DCO配置为利用在相邻细调步阶之间抖动，以动态地建立额外步阶来缩放DCO增益，以匹配DCO步阶之间的分离。

9.如以上权利要求中任一项所述的DPLL，还包含抖动控制电路，用于改变对于该DCO的操作频率，该抖动控制电路包含连接至输出的反馈环路，以反馈控制顺序以使能操作频率，其中该DCO以等于或超过其操作频率的速率抖动，并且振荡器频率分配的频谱密度被形成，使得抖动能量下降到零或接近零，如此该抖动不会导入额外跳动或相位噪声。

10.一种控制数字锁相环(DPLL)内跳动的方法，包含：

调整延迟线内的延迟，该延迟线配置为接收参考时钟信号与反馈时钟信号的其中至少之一作为输入，并且输出抖动信号；

通过使用配置为决定相位与频率差异的相位与频率检测器(PFD)，比较该参考时钟信号与该反馈时钟信号，其中该参考时钟信号与该反馈时钟信号的其中至少之一被抖动；以及

根据来自该PFD的稍早或稍后决定，调整数字控制振荡器(DCO)的输出，其中该抖动信号分配跳动响应来增强该DPLL的整体操作。

11.如权利要求10所述的方法，其中调整延迟包含通过使用该延迟线来调制时钟输入的行为，而使用转换函数将该PFD线性化。

12.如权利要求11所述的方法，其中该转换函数使能该PFD增益的控制。

13.如权利要求10至12中任一项所述的方法，其中调整延迟包含调整该增益，使得噪声功率形成为至超过该DPLL的环路带宽的较高频率。

14.如权利要求10至13中任一项所述的方法，其中调整延迟包含在该DPLL内注入跳动，让该DPLL的行为更受控制并且可预测，同时改善相关频带内该DPLL的跳动性能。

15.如权利要求10至14中任一项所述的方法，其中该可调整的延迟线包含多个阶段，并且还包含使用来自该DCO和该PFD的其中至少之一的反馈所导出的延迟线控件来控制该延迟线。

16.如权利要求10至15中任一项所述的方法，其中每一阶段都包含多个缓冲器，其中根据延迟范围信号启动所述缓冲器。

17.如权利要求10至15中任一项所述的方法，还包含行列控制区块，其配置为驱动该DCO的变容器，使得该DCO配置为利用在相邻细调步阶之间抖动，以动态地建立额外步阶来缩放DCO增益，以匹配DCO步阶之间的分离。