[发明专利]功率用半导体装置

说明书

技术领域

本发明涉及功率用半导体装置的构造。

背景技术

专利文献1记载的功率用纵型MOSFET(MOS场效应晶体管)如该文献的图1以及图2所示，在与MOSFET的单元(cell)区域的周缘部(包括栅极焊盘部(gate pad portion))邻接的MOSFET的单元区域侧的区域内，沿着该周缘部，至少配置有一列的微小的二极管。在这样的栅极焊盘部与MOSFET的单元区域之间的区域内配置成一列的各个二极管，在MOSFET从导通(ON)状态切换到截止(OFF)状态时，吸收专利文献1的图2所示的从P阱(P-well)以及P基极向漏极侧的N型半导体层内在正向偏置时注入的空穴。因此，专利文献1的上述构造可以防止该文献的图3所示的寄生晶体管在MOSFET从正向偏置切换为逆向偏置时导通。

此处，在专利文献1的上述构造中，如该图2所示，MOSFET的P阱即P基极经由背栅(back gate)而电连接到源电极。

专利文献1：日本特开平5-198816号公报(图1～图3)

发明内容

以下，根据专利文献1的图2，说明本发明应解决的问题点。

当前，在作为开关元件的MOSFET单元从导通状态切换到截止状态的情况下，MOSFET单元的漏极电压、即漏电极的电压急剧上升，从大致0V变化为几百V。于是，经由存在于P阱与N-漏极层之间的寄生电容，位移电流流入P阱内。该位移电流如以下所说明那样流向源电极，在MOSFET单元的P阱、二极管单元的P阱、栅极焊盘下的P阱中，都是同样的。

此处，应留意的点是，相对于MOSFET单元的P阱和二极管单元的P阱的面积，栅极焊盘下的P阱的面积非常大。

在专利文献1中，如该以往例的说明所记载那样，源电极和场板(field plate)被电连接，所以例如在图2的(C)部分所示的剖面中，在栅极焊盘下的P阱中向内流入的位移电流，在栅极焊盘下的P阱内从MOSFET单元方向朝向与场板连接的接触孔流过，经由场板而流入到源电极。

如上所述，栅极焊盘下的P阱的面积非常大，但由于P阱自身以及接触孔存在电阻，所以如果位移电流流过面积大的P阱，则在P阱内会产生无法忽略的值的电位下降。其结果，在从经由P阱的场板而与源电极电连接的部位(接触孔)起的水平方向的距离大的部位处，具有比较大的电位。另外，上述漏极电压V相对时间t的变动dV/dt越大，该电位越大。

其结果，如专利文献1的图2的(C)部分所示，如果在栅极焊盘下的P阱中在从接触孔离开的部位处隔着栅极绝缘膜而设置有栅电极，则紧接在MOSFET单元从导通状态切换到截止状态之后，会对接近0V的电压的栅电极、与从接触孔离开的部位栅极焊盘下的P阱之间的栅极绝缘膜施加大的电场，栅极绝缘膜的绝缘有时被破坏。

另外，近来，期待将SiC(炭化硅)用作基板材料的开关元件作为低功耗的开关元件。期待通过将这样的SiC器件、例如MOSFET或者IGBT(insulated gate bipolar transistor，绝缘栅双极型晶体管)用作逆变器(Inverter)的开关元件，由此降低逆变器的损耗。

并且，为了进一步降低损耗，需要实现开关元件的进一步的高速驱动(使漏极电压V相对时间t的变动dV/dt进一步变快)。但是，在将SiC用作基板材料的开关元件中，与将以往广泛使用的硅作为基板材料的开关元件相比，SiC材料的带隙(band gap)更大，所以难以实现半导体层的足够的低电阻化，存在寄生电阻变大的倾向，该寄生电阻的大小有时使在P阱中产生的电位变大。

本发明是根据这种问题点的发现以及该问题点的产生处的认识而完成的，其主要目的在于，在具有具备MOS构造的开关元件的半导体装置中，可以抑制在开关时(turn-off(断开)时)在栅电极与源电极间产生绝缘破坏。