[发明专利]具有顺服涂层的静电夹盘

说明书

技术领域

本发明大体涉及半导体处理系统，具体涉及制造静电夹盘的设备和方法，该静电夹盘用于夹箝基板和传导相关联的热能。

背景技术

在制造现代的微电子器件中，硅晶片的处理是司空见惯。此种处理(包括等离子体处理和离子注入)可能是在低压下进行，其中RF或微波等离子体或者高能粒子束传递至晶片，从而在处理期间在晶片处产生高温。然而，此种高温可以对晶片造成有害的影响。

半导体处理中的晶片温度控制已经利用静电夹盘(electrostatic chuck，ESC)一段时间了。典型的单极ESC示出在图1中，其中ESC 10藉由静电力来握持晶片20于定位。晶片20藉由绝缘层40而与电极30分开。电压(例如，示范成“+”)由电压源50施加于电极30。施加于电极30的电压在晶片20处产生静电场(例如，示范成“-”)，其在晶片20上感应出等量但相反的电荷(例如，示范成“+”)。晶片20上的静电场在晶片20和ESC 10之间产生静电力。因此，静电力握持晶片20抵靠着绝缘层40。

晶片20的冷却可以经由晶片20和绝缘层40的接触表面60之间的接触传导而发生，其中绝缘层可以由冷却水来冷却。传统上，晶片20的冷却一般随着施加于ESC的电压而增加。然而，显著的高电压可以对晶片造成有害的影响(例如是产生颗粒的原因)，并且随着失效率增加，可能进一步引发昂贵的电力供应和消耗方面的考量。

在真空环境中，传统的ESC利用晶片20和绝缘层40之间的冷却气体，其中绝缘层40的接触表面60包括让冷却气体停留的区域。然而，以精确度以及晶片处理期间由陶瓷层引起的潜在颗粒考量来看，传统上机械加工陶瓷构成的绝缘层40典型而言具有几个缺点。

夹箝电极30与晶片20之间的绝缘层40厚度影响局部夹箝力，因此影响整个晶片上的热均匀性。然而，传统的制造方法对此方面提供的控制很差。绝缘层40的不均匀性以及夹箝10和晶片20之间物理间隙的不均匀性在夹箝压力中产生可能很大的空间变化，让精确温度控制变得困难。模型和测量显示：传统上，平均间隙宽度典型而言会依据表面和夹箝状况而变化。这种整个晶片上较大且不可控制的间隙宽度典型而言导致整个晶片上较低的冷却能力和不均匀的温度。

当使用ESC时，整个晶片背面可以紧紧握持于ESC表面。当二个坚硬表面以此方式握持在一起时，由于压碎表面的微型特征，产生了颗粒。因而，ESC和晶片的表面之间的界面变成产生颗粒的来源。

因此，本技术领域需要一种静电夹盘，其提供的夹箝表面可操作来显著限制晶片处理期间的颗粒污染。

发明内容

以下提出本发明的精简综述，以便提供对本发明某些方面的基本了解。此综述并非本发明的广泛概观。它不是要识别本发明的关键元件，也不是要限制本发明的范围。其目的是要以简化形式来提出本发明的某些概念，以作为稍后提出之更详细叙述的序曲。

本发明大体上针对用于形成静电夹盘(ESC)的夹箝板的设备和方法，静电夹盘(ESC)用于加热或冷却半导体基板。可以在ESC上涂覆顺服层，以提供减小的摩擦系数，从而实质上减少或消除ESC和基板(例如半导体晶片)背面之间的热膨胀所产生的颗粒。顺服层的表面构形可加以图案化，并且也可以顺服于ESC的陶瓷的表面构形。顺服层可以包括任何柔软、易挠而有弹性的材料，例如有机硅化物、含氟聚合物和/或

为了完成前述和相关方面，本发明包括之后完整描述的以及权利要求所特别指出的特征。以下叙述和所附图式则详细列出了本发明特定的范例性实施例。然而，这些实施例只是指出本发明原理可以采用的各式各样方式的一些而已。从本发明以下详细描述和配合图式，本发明的其他目的、优点、新颖特征将会变得明显。

附图说明

图1是范例性现有技术静电夹盘的部分截面图。

图2是根据本发明一范例性方面的静电夹盘的部分截面图。

图3是根据本发明一范例性方面的范例性夹箝板的平面图。

图4是根据本发明一方面的范例性突出物的部分截面图。

图5是根据本发明一范例性方面的范例性夹箝板的部分截面图。

图6是示范根据本发明的形成基于半导体的静电夹盘的范例性方法的流程图。

具体实施方式